ロードマップでわかる！当世プロセッサー事情 第787回

いまだに解決しないRaptor Lake故障問題の現状　インテル CPUロードマップ

Xeon 6にはFCLGA4710以外のパッケージもあるらしい

　ここからはXeon 6の話だ。8月25日からHotChips 2024が開催された。インテルはここでLunar Lake、Gaudi 3、Xeon 6、それと4TbpsのOpticalベースのインターコネクトについて発表した。このうちLunar LakeとGaudi 3に関してはあまり新しい話は見当たらなかった。問題はXeon 6で、タイトルは"Building for the Edge: The Intel Xeon 6 SoC"である。

　これは今だとXeon Dに相当する、通信機器など特定用途向けのXeonである。Sapphire Rapidsの世代では、連載702回で示した下の画像ようにコア数や動作周波数、利用できるアクセラレーターの数やTDPでラインナップを展開する形で、その意味ではXeon Dシリーズの直接的な後継製品は展開されなかった。

Sapphire Rapidsは、コア数や動作周波数、利用できるアクセラレーターの数やTDPでラインナップを展開する

　したがって、昨年リリースされたXeon D-2899NTはまだIce Lakeベースとなっているのだが、さすがにそろそろ更新の必要があると判断したのだろう。

　そんなXeon 6 SoCは、引き続きコンピュートタイルとIOタイルから構成されるが、このIOタイルがIntel 4で製造され、いろいろアクセラレーターが入った話が講演では示されたのだが、そちらは本題ではない。問題はパッケージである。

　チップレット構造を取った関係で、パッケージそのものは少し大きくなるようで、基本的には既存のXeon 6700と同じパッケージが踏襲される「らしい」のはまぁ仕方がない。あとラインナップに8chメモリー以外に4chメモリーの製品も用意されるのも、ラインナップ的に考えれば不思議ではない。

このスライドで、4chパッケージと8chパッケージの幅が微妙に変えてあるのがわかるだろうか？

　それはいいのだが、なんと4ch版と8ch版ではパッケージそのものが変わっていることが明らかにされた。4ch版の方はパッケージを6.5mm縮めるとともに、8 DIMMスロット構成とすることで幅を短くできる。一方8ch版の方は16 DIMMスロットになるので幅は広がることになる。

高さはどちらも77.5mmで共通だが、幅は4ch版が50mm、8ch版が56.5mmである

　この4ch版と8ch版でパッケージの互換性があるというのは、8ch版の方で追加されている（というより削減されていない）片側4列づつの信号ピンは、追加の4chの信号線に割り当てられている。すなわち8chのデザインの方に4chのCPUを装着しても、ちゃんと動作するらしいのだが、「ここまで来てまだ新パッケージ作るのか？」とわりとインパクトがあった。

　8chの方はすでに発表済のXeon 6と同じFCLGA4710と思われる。4chの方はランド数は正確には不明だが、おそらく4200～4300前後まで減るものと思われる。まさかこのランド数でBGAパッケージというわけにはいかないだろうから、当然ソケットを設けてそこに装着する形になると思われる。

　DIMMスロットの本数の削減の方がはるかにサイズ削減には効果的なので、それに比べればパッケージによる面積削減の度合いは誤差の範囲だと思うのだが、それにもかかわらずここで幅50mmのパッケージを用意する理由が理解できない。既存の8chのパッケージを使いつつ4ch分は無効、ではいけなかった理由がわからないのが正直なところだ。むやみにラインアップを増やすのはいかがなものか。