信号ピンは19本しかないがコスト的な問題で
当時普及していた25ピンないし50ピンコネクターを使用
信号ピンは合計19本しかない。ただ実際には25ピンないし50ピンのコネクターが利用された。
SACIの信号ピン仕様 | ||||||
---|---|---|---|---|---|---|
ピン | 信号 | |||||
BSY | BUSY:SASIバスが利用中であることを示す | |||||
SEL | 自分がInitiator(ホスト側)かTarget(デバイス側)かを示す | |||||
C/D | Control/Data:デバイス側が、制御信号とデータのどちらを送受信するかを示す | |||||
I/O | Input/Output:デバイス側が、送信と受信のどちらを行うかを示す | |||||
MSG | Message:デバイス側が、メッセージ送信中であることを示す | |||||
REQ | Request:デバイス側が、ACK信号と併せてハンドシェイクのために利用する | |||||
ACK | Acknowledge:ホスト側が、REQ信号と併せてハンドシェイクのために利用する | |||||
ATN | Attention:ホスト側が、Attentionコンディションをデバイスに伝えるために利用する | |||||
RST | デバイスリセット中であることを示す | |||||
SPARE | Spare:将来の利用のための予約。結局なにも使われなかった | |||||
DB0-7+P | DB0~7がデータ(8bit)。奇数パリティ(DBP)が付加される |
25ピンないし50ピンのコネクターが利用されたのはなぜか? というとそう規定されているためである。

Differentialの信号もサポートされており、この場合前述のSA1403/SA1403DというSASI HDDコントローラーの2倍の信号線となる。あと両端(1~2/49~50)はGNDになっており、未使用ピンが4×2の8ピンとなっている
D-Subの25ピン、あるいは50ピンのRibbonコントローラーはこの規格が制定された1980年代に普通に入手できたので、これを流用するのがコスト的にも優れていると判断されたというあたりであろう。
ところでこれを見ても、複数台のFDDやHDDを接続する場合に、どう区別するのかがわからない。SASIはこの後出てくるSCSIと同じく(SASIを元にSCSIが作られたので、SCSIがSASIの仕様を引き継いだというのが正確だが)、機器ごとにIDを持っており、このIDで区別する仕組みとなっている。
ホストコントローラーはSASIバスの初期化の際に、それぞれのデバイスのIDを取得し、以後はこのバスIDを指定してデータを送受信する仕組みだ。このデバイスIDを取得するシーケンスは、Bus Arbitrationの機能が実装されているか否かで異なるが、そこまで細かい話も不要と思われるので割愛する。
デバイスのIDを取得するため、SASIの機器側には自分のIDを設定するためのスイッチ(ジャンパーだったりロータリースイッチだったり)が搭載されているのが普通である。ここで、他のデバイスのIDと重ならないように設定するのは利用者の仕事となる。なおこのデバイスのIDの事を、LUN(Logical Unit Number)と称する。
このSASI、信号レベルとしてはSingle Endedが最小2.5V/最大5.25V、Differentialは最小2.0V/最大5.25Vとなっており、5Vを利用するのが一般的だった。ケーブル長はSingle Endedの場合は最大6mで、Bus Stub(SASIのコネクターから、SASI/機器のコントローラーまでの配線)長は0.1m、Differentialではケーブル長が最大15m、Bus stub長は0.2mと規定されていた。
ケーブルそのものは50ピンのフラットケーブル、ないしねじった「より対線」を利用することとされ、コネクターは3MのScotchflex #3425-3000が推奨されている。
ただこのScotchflex #3425-3000は、カードエッジに刺すタイプのコネクターで、ケースの内部の配線はともかくとしてケース外の配線に使うには強度的に心もとない(ちょっと引っ張ると抜けてしまう)こともあり、外部接続の周辺機器には初期のSCSIと同じくロック付きの50ピンアンフェノールコネクターが使われることが多かった。

この連載の記事
-
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート - この連載の一覧へ