9月19日・20日にIntel Innovation 2023が開催され、初日の基調講演でPat Gelsinger CEOによりいろいろな情報が公開された。のっけから前回の情報の訂正からスタートしたい。
Sierra Forestはソケットあたり288コアだった
今年3月に開催されたDCAI Investor Webinarにおけるスライドでは、Sierra Forestは144コアという話であった。そしてHot Chipsにおける説明でも、1つのタイルに144コア(2ソケットで288コア)という説明がなされていた。
それもあって、前回の説明では、1つのコンピュート・チップレット+2つのI/O チップレットという構造が一番妥当に見える(そしてそのコンピュート・チップレットは8×5ブロックの可能性が高い)と説明をしたわけだが、いきなりこの前提がひっくり返された。
基調講演ではSierra Forestが2コンピュート・タイル構造で、しかもソケットあたり288コアであることが紹介された。つまりタイルあたり144コアなのは間違いないが、それが2タイルあるわけだ。
しかもSierra Forestは12chのDDR5を利用可能と説明された。つまりタイルあたり6chのDDR5のコントローラーを持つ計算になる。
こうなると、144コアに関してはEコア×4のクラスターが36個、メモリーコントローラが3つという計算になる。また最初の画像を見ると、このスライドとは裏腹に、コンピュート・チップレットはパッケージの中央ではなく、偏りを持って配されていることがわかる。最初の画像のパッケージ部の歪みを補正したのが下の画像で、これを見るとCompute Tileの幅はI/O Tileの80%ほどである。つまり5:4の関係である。
また今回Gelsinger CEOはSierra Forestのウェハーも公開した。ただこちらでは斜めからの撮影の関係で、ダイの構造がよくわからない。
そこでインテル提供の正面からの写真をレタッチして縦横比を補正したのが下の画像である。
ここから4ダイ分を抜き出したのが下の画像だ。
- 一番上のみ横が8ブロック。その下は6ブロック。縦方向は6ブロック分。
- 上の画像では、縦方向に4本、横方向に3本のメッシュが通っているように見える。
- コンピュート・タイルは6×6のブロックに集中しており、その左右にはみ出している2ブロックの下にあるのはPHYに見える
ここで、以下のことが想像できる。
- 赤:上下方向のメッシュ。これはEMIB経由でダイの外に接続される。
- 黄:左右方向のメッシュ。これはダイの中で完結する。
- 青:おそらくDDR5のPHY
ちなみにDDR5、従来のXeon Scalableでは1ブロックに2ch分のDDR5のI/Fが内蔵されているはずだが、このルールをそのまま適用するとDDR5用のコントローラーが3ブロック要る計算になる。
ただダイ写真を見る限り、全部で38ブロック分しかないあたりは、やはりSierra Forestでは1ブロックで3ch分のDDR5を制御できるようになっている、と考えるべきだろう。
結果として、正しい(?)Sierra Forestの構造図は下図になるだろう。
あるいは実際には横方向のメッシュは下図のようにチップレットあたり6本かもしれない。
一方縦方向は4本と思われる。これはGranite Rapidsの場合も縦方向は5本で、それがSierra Forestなどでは4本になると想定される。
そのSierra Forestのダイサイズはダイ写真を見る限り、22.34×26.53mm=592.68mm2ほどになる。ほぼ600mm2ということで、かなり大きいのは間違いない。

この連載の記事
-
第858回
デジタル
CES 2026で実機を披露! AMDが発表した最先端AIラックHeliosの最新仕様を独自解説 -
第857回
PC
FinFETを超えるGAA構造の威力! Samsung推進のMBCFETが実現する高性能チップの未来 -
第856回
PC
Rubin Ultra搭載Kyber Rackが放つ100PFlops級ハイスペック性能と3600GB/s超NVLink接続の秘密を解析 -
第855回
PC
配線太さがジュース缶並み!? 800V DC供給で電力損失7~10%削減を可能にする次世代データセンターラック技術 -
第854回
PC
巨大ラジエーターで熱管理! NVIDIA GB200/300搭載NVL72ラックがもたらす次世代AIインフラの全貌 -
第853回
PC
7つのカメラと高度な6DOF・Depthセンサー搭載、Meta Orionが切り開く没入感抜群の新ARスマートグラス技術 -
第852回
PC
Google最新TPU「Ironwood」は前世代比4.7倍の性能向上かつ160Wの低消費電力で圧倒的省エネを実現 -
第851回
PC
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ -
第850回
デジタル
Zen 6+Zen 6c、そしてZen 7へ! EPYCは256コアへ向かう AMD CPUロードマップ -
第849回
PC
d-MatrixのAIプロセッサーCorsairはNVIDIA GB200に匹敵する性能を600Wの消費電力で実現 -
第848回
PC
消えたTofinoの残響 Intel IPU E2200がつなぐイーサネットの未来 - この連載の一覧へ




















