3月29日、インテルはDCAI Investor Webinarを開催し、ここでXeonのロードマップと将来製品のちょっとしたプレビューを披露した。今回はこれを説明したい。このイベントは、OEMやエンドユーザーではなく、「投資家」に対してのセミナーである。
つまり投資家に対し「この通り、この先は順調に売り上げを伸ばし利益も増えていきます」ということを納得させるものである。したがって、嘘は付けない(これをやるとSECから刑事訴訟を含むペナルティを喰らう)が、逆に言えば嘘にならない範囲でギリギリ、明るい未来を見せることになる。
要するに仮に実現しなかったとしても「あの時はそういう予定だったんです」で言い逃れができる範囲で、精一杯楽観的な方向に予測を振るわけだ。もっとも別にこれはインテルだけでなくどこの企業も同じだし、ついでに言えばそのあたりは投資家もわかったうえで話を聞いてるわけで、その意味ではプレゼンテーションを文字通り鵜呑みにしている人は少ないとは思う。
2023年以降インテルの売上は伸び、2025年からはさらに伸びる
そのあたりを踏まえたうえで、まずは下の画像を見てもらいたい。水色の折れ線がコアの出荷数、縦棒が売上である。2022~2023年はSapphire Rapidsの遅延などもあって売上を落とすことになったが、2024年からは出荷数もグンと増え、これにともない売上も再び増加するという予測である。
売上予測の方はおいておいて、もう少しわかりやすくなるようにコアの出荷数の方に赤線を追加したのが下の画像である。
インテルの予測では、2023~2025年では大きく伸び、2025年からはさらに急激に伸びるとしている。これは今年中にIntel 4が立ち上がり、来年にはIntel 3も立ち上がることでこれによる生産量の上乗せがあり、さらに2025年からはIntel 20A(とその後継のIntel 18A)の分が追加になる、という皮算用である。
Emerald Rapidsは2023年第4四半期に量産開始
この皮算用の話は後でするとして、製品ロードマップの方を説明していく。まずは現在のSapphire Rapidsの後継となるEmerald Rapidsである。こちらはちょうどサンプル出荷を開始し、量産は今年第4四半期中とされる。
このEmerald Rapids、シリコンのサンプルも公開された。
これを回転させて歪を補正したのがこちら下の画像だ。ここから推定されるダイサイズは25.2×30.9mmで、実に778.7mm2という巨大な代物になる。
これだけあれば、Sapphire RapidsのXCCと実質的には同じだけの機能を突っ込むのも難しくないだろう。厳密に言えば若干面積は減る(Sapphire RapidsのXCCは400mm2のタイル×4で1600mm2、一方Emerald Rapidsは1557.4mm2である)が、その代わり下図でいうところの、横方向のEMIBが必要ない計算になる。
EMIBが要らないというのは、要するにタイル間の接続のためのPHYなども要らないということだから、その分ダイサイズを節約できることなる。
ついでに言えばSapphire RapidsのXCCでは鏡対称になった2種類のタイルが必要だったが、Emerald Rapidsではその必要性はない。これなら180度回転して並べるだけで済むからだ。ただ、780mm2近くと言うのはもうReticle Limit(露光できるギリギリのサイズ)に近く、となると歩留まりは結構厳しいことになるだろう。
製造プロセスは先も言ったように公開されていない。以前流れてきた話では、Emerald RapidsはSapphire Rapidsと同じということであったが、プロセスが同じで基本のアーキテクチャーも同じだったら、コア密度を上げたり性能効率を上げたりすることはできない。
これは筆者の推定だが、おそらくEmerald RapidsはRaptor Lakeと同じIntel 7+を利用しているものと思われる。コア数はトータルで64程度だろう。そもそもIntel 7とIntel 7+では、ロジック密度そのものは変わっていない。したがって、基本的なタイル内のコアやその他の要素は大きくは変わらないだろう。
ただSapphire RapidsのXCCの場合は5×4の構成だったが、これをそのまま横方向につなげて10×4にすると、もっとタイルが細長くなりそうだ。寸法から考えると6×7という構成か? というあたりで、ここからタイルあたり以下の構成で合計10個を抜くとCore/LLC用に32個分のブロックが残る。
- DDR5×2
- UPI×2
- PCIe or CXL×2
- PCIe×4
これを組み合わせて最大64コアというのが筆者の推定だ。ただ最大でも60コアだったSapphire Rapidsよりは4コア増えることになるので、ソケットあたりのコア密度は上がる。
そして仮にIntel 7+を使ったまま、動作周波数を据え置き、あるいは微増程度に留めておけば、性能/消費電力比は向上することはすでにRaptor Lakeで実証済みである。はDCAI Investor Webinarで示されたEmerald Rapidsの特徴は、比較的確実に実現できそうである。
問題は2023年第4四半期中(ということは2023年12月まで)に出荷できるかどうか? である。Sapphire Rapidsの例を取ると、2022年5月11に開催されたIntel Vision 2022で、Sandra L. Rivera氏が「Sapphire Rapidsの最初のSKUの出荷を開始する」と宣言したが、実際に製品が出荷開始されたのは2022年1月10日だった。つまり8ヵ月ほどのラグがあることになる。
同じ法則を当てはめると、ギリギリ2023年11月~12月には量産出荷が可能という推定が成り立つが、さてどうだろうか? Emerald Rapidsについては筆者はあまり心配していないのだが。

この連載の記事
-
第738回
PC
Intel 4は歩留まりを高めるためにEUVの工程を減らしている インテル CPUロードマップ -
第737回
PC
Sierra Forestの内部構造はGracemontとほぼ変わらない インテル CPUロードマップ -
第736回
PC
第6世代XeonのGranite Rapidsでは大容量L3を搭載しMCR-DIMMにも対応 インテル CPUロードマップ -
第735回
PC
Meteor Lakeはフル稼働時の消費電力が大きい可能性あり インテル CPUロードマップ -
第734回
PC
Meteor Lakeは歩留まりが50%でも月産約36万個 インテル CPUロードマップ -
第733回
PC
複数の命令をまとめて処理する基本命令セットが功を奏す RISC-Vプロセッサー遍歴 -
第732回
PC
なぜRISC-Vは急速に盛り上がったのか? RISC-Vプロセッサー遍歴 -
第731回
PC
インテルの新命令セットでついに16bitモードが廃止に -
第730回
PC
昨今のAI事情とプロセッサー事情 AIプロセッサーの昨今 -
第729回
PC
電気を利用せずにスイッチングできるGoogle TPU v4 AIプロセッサーの昨今 -
第728回
PC
2024年に提供開始となるSF3プロセスの詳細 サムスン 半導体ロードマップ - この連載の一覧へ