Granite Rapidsのダイサイズは
PHYまで含んでほぼ600平方mm
ところで今回の基調講演、壇上には展示されていながら説明されなかったのがGranite Rapidsのウェハーである。
これをむりやり歪み補正したのが下の画像だ。ダイサイズは32.18×18.65mmで599.98mm2なので、ほぼ600mm2となる。
連載736回ではコア部だけで600mm2程度、周辺のPHYも合わせると700mm2を切る程度と想定したが、実際にはPHYまで含んで600mm2以内に収まった格好だ。
Granite Rapidsのウェハー中央部を切り抜いたのが下の画像で、縦方向に5本、横方向に6本のメッシュが通っているように見える。
連載736回でGranite Rapidsの内部構造の想像図を掲載したが、その図は間違っていた。
この図ではコンピュート・チップレットあたり縦方向6本、横方向5本のメッシュを想定していたが、実際の構成は下図になると想像する。
ちなみにこれは最大構成の3コンピュート・チップレットの場合で、この下に2コンピュート・チップレットで8ch DDR5の構成や、1コンピュート・チップレットで同じく8ch DDR5(これのみチップレット構成そのものが異なる)が用意されると思われる。
余談だが、そのGranite RapidsとSierra Forest、それとSierra Forestの後継となるClearwater Forestの3つの製品に関しては、正式に新しいBirch Stream Platformを使うことが明確にされた。
Sapphire Rapidsの提供が遅れたことで、Eagle Stream Platformは1年かそこらしか使われないのは少し可哀想である。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 - この連載の一覧へ

















