Zen 4コアとZen 5コアのロードマップ
さてそれでは本題のCPUコアについて。Make Papermaster氏(CTO&EVP, Technology and Engineering)が示したCPUコアのロードマップが下の画像だ。
まずZen 4は5nmでスタートするが、後半には4nm製品も投入される。また当初のZen 4は3D V-Cacheなしだが、後追いで3D V-Cache付きも投入される。さらにクラウド向けにZen 4cも用意される。この図式はZen 5世代にも適用され、Zen 5とZen 5 3D V-Cache、それとZen 5cが提供されることが明らかにされた。
直近で興味があるのはZen 4コアであるが、特徴は下の画像の通り。IPCそのものはZen 3比で8~10%程度、とされた。ちなみに別のスライドで、Zen 4コアはデスクトップ・アプリケーションの場合のIPC向上は8%程度とされている。

Memory Bandwidthについては、単にメモリーコントローラーがDDR4→DDR5になっただけではなく、それに見合うだけロード/ストアーユニットが改良されたという意味に取れなくもないのだが、そこまで帯域あげても仕方がない気もする
連載669回で書いたように、IPC向上はやはり10%未満で、後の性能向上は動作周波数の向上で実現している格好だ。おそらくRyzen 7000の16コアモデルの場合、ベースクロックは3.7GHzあたりになっているものと考えられる。
それと予想通りAVX-512が搭載された。ISA extensions for AIはまだ未公開だが、これもVNNIと考えて間違いないだろう。新情報としては、動作周波数の向上とあわせ、消費電力の削減にも注力したとしていることだ。連載669回の最後で、TDPが170W、PPTは230Wに設定されていることをレポートしたが、これはあくまでもSocket AM5の最大供給量という話で、少なくとも最初に出てくるRyzen 7000シリーズはもっと省電力である可能性が出てきた。
下の画像がその詳細である。CineBenchのnTでの比較であるが、CineBench nTの場合は処理時間が短い。Ryzen 5 5950Xの場合、昨年Alder Lakeとの比較対象で測定した時には31秒ほどで処理が終わっている。
この程度ではブーストが効きまくりの状態になるので、消費電力は定格の105Wではなく35%増しの141.75Wになる計算で、実際筆者の測定でもメモリーアクセスの分などと合わせて164.2Wという計測結果が出ている。実際にはフル稼働時のVRMでのロスなどもあるので、おおむね140W程度であろうと考えられる。
さて、Zen 4では性能が35%増し、電力効率は25%向上となっている。仮に消費電力が変わらないとすると、電力効率は35%向上するわけで、実際には消費電力の値そのものは8%程度増加していると考えられる。つまりCineBenchのnT動作時には153W程度。これはブースト時の値なので、定格でのTDPは113.4Wほどになるという計算になる。
省電力とは言い難いかもしれないが、少なくとも爆熱ではない。Base Power 125W/Maximum Turbo Power 241WのCore i9-12900Kよりはかなり現実的に使える値と思っていい。
実際上に書いたテスト中のCore i9-12900Kの消費電力は284.9Wに達している。ほぼ241Wの枠一杯まで消費電力を使い切ってることがうかがい知れる。連載669回の最後で「こちらもAlder Lakeに引けを取らない(?)発熱ぶりが期待できてしまうのは、やや残念である」と書いたが、これはとりあえずは杞憂に終わりそうである。
ところでIPCが8%程度の向上、ということは命令パイプラインそのものはZen 4からほとんど変わっていないと思われる。というのは2次キャッシュの倍増(512KB→1MB)やDDR5メモリーのサポートなどでそれぞれ2~3%程度の向上があるはずで、あとは細かな改良が行なわれた程度、と考えるのが妥当だろう。したがって、ダイサイズが異様に大きい理由は依然として不明であるが、それを除けば理解できる構成である。
ではパイプラインの大幅な強化は? というと、Zen 5送りになった。こちらでは、フロントエンドとバックエンドのどちらもよりワイドになるとともに、パイプラインの再設計を行なったとある。
興味あるところだが、こればっかりはもう少し詳細が出てこないとなんとも言えない。とりあえず連載652回で示した5命令デコード/10命令発行のパイプラインは完全に間違っている、ということが確定したわけだ。

この連載の記事
-
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート - この連載の一覧へ