Haswellと同等のIPCを持つCHA
ベースになるCHAは下の画像のような構成である。今回x86コアに関しての説明は、ほぼこのスライドで終了であるが、Haswellと同等のIPCを持ち、2.5GHz駆動の8コア+16MB L2が、ちょうどインテルのCore同様にDual Ring Busでつながっている構成である。
異なるのは、PCI Expressが44レーンあることと、DDR4が4ch構成になっていること、それとマルチソケット対応(要するに2ソケット対応)が可能なことだ。
前モデルと思われるZhaoxinのKX-6000に比べると、同じ16nmプロセスを使いながら動作周波数が2.5GHzとやや控えめになっているが、これは続くNcoreを搭載する関係もあると思われる。NcoreはこのRing Busにぶら下がる形で実装される。
下の画像がダイレイアウトである。CHAの元になったKX-6000では、そもそもL3がないし、DDR4も2ch、PCI Expressも16レーンのみということで、ダイサイズもかなり小さく抑えること(ラフに言えば半分強)が可能だった。
しかし、CHAではまずDDR4を倍増、PCI Expressも44レーンまで増やしたことで、これらのピンを出すために必要なダイサイズが大幅に増えることになった。
おそらくはDDR4を4chにした時点で、下辺のサイズが倍増。これにあわせて上辺のPCI Expressも増やしたら44レーン分取れることになった、ということだろう。この結果としてL3を16MB分確保してもまだダイサイズにゆとりができたので、そこにNcoreを統合した格好だ。
NcoreはCPUから見ると、PCI Expressの先につながるアクセラレーターとして見える形をとる。
データ転送はNcoreに対しての読み書きを可能にする独自命令を追加するほか、AVX512のMov命令を利用することも可能、という格好である。
ここでいにしえのWeitekや、昨今のARMのDynamiQでサポートされるACPのようなレジスター経由アクセスを使わなかったのは、Inferenceの処理でもデータ量が多いので、レジスターへのPIOを多用するとむしろオーバーヘッドが大きくなることを懸念したものと思われる。
Ncoreそのものの構造は、主にDSPなどをベースにしたAI向けアクセラレーターでよく利用される、MACユニットを集約して高速でぶん回す方式はむしろ不効率と判断した。
そこでSIMDエンジンをベースとした構成になるわけだが、それがなんとAVX-32768相当、という化け物に仕上がっている。
全体が16個のスライスに分かれており、それぞれのスライスが256Bytes(2048bit)幅のSIMD演算が可能である。結果、1サイクルで4096Bytes分のSIMD処理が可能という、ARMのSVEもびっくりの実装となった。
この連載の記事
-
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ -
第763回
PC
FDD/HDDをつなぐため急速に普及したSASI 消え去ったI/F史 -
第762回
PC
測定器やFDDなどどんな機器も接続できたGPIB 消え去ったI/F史 -
第761回
PC
Intel 14Aの量産は2年遅れの2028年? 半導体生産2位を目指すインテル インテル CPUロードマップ -
第760回
PC
14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ -
第759回
PC
プリンター接続で業界標準になったセントロニクスI/F 消え去ったI/F史 -
第758回
PC
モデムをつなぐのに必要だったRS-232-CというシリアルI/F 消え去ったI/F史 -
第757回
PC
「RISC-VはArmに劣る」と主張し猛烈な批判にあうArm RISC-Vプロセッサー遍歴 - この連載の一覧へ