このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情 第538回

AtomベースのSmall CoreがTremontと判明 インテル CPUロードマップ

2019年11月25日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

AtomクラスのCPUでは珍しい
QoSを利用可能

 次はデータパス回り。Load/Storeユニットはデュアル構成で、2つのSSEユニットのLoad/Saveを1サイクルで行なえることが目的と思われる。

 Load/Storeユニットの帯域そのものは128bit幅である。L1 Data Cacheのレイテンシーは3サイクルでそれほど高速ではないが、これは性能と消費電力のバランスをとったものだろう。

L2 TLBが1024 entryと、これもCore並みに大きくなっているのも特徴。それだけ大量のメモリーを使うことが想定されているという話だろうか

 L2がまた特徴的で、最大4コア共通で1.5~4.5MBという、やけに中途半端な容量で構成可能となっている。またL2に対してQoS(Quality of Service)を掛けられるほか、LLC(要するにL3)にもQoSが利用できる、としている。

QoSは、アクセスの優先順位や帯域保障を行なうメカニズムであるが、AtomクラスのCPUここれが入るのはかなり珍しい。おそらくネットワーク向けのSoCなどの構築に際して要望されたものだろう

Goldmont Plusより平均30%の性能向上

 このTremontの性能だが、Goldmont Plusとの性能比較が下の画像だ。周波数をそろえた状況でのシングルスレッドでの性能改善率である。

TremontとGoldmont Plusの性能比較。横軸はSPECint Rate Base/SPECfp Rate Baseに含まれる各テスト項目を、性能差が小さい順にならべたものの。最小で10%強、最大80%弱の向上があり、平均30%という話である

 絶対性能としては相変わらずそれほど高いところは狙っていないのがわかる。そもそもここまで複雑化すると、14nm++で製造するとかなりダイが大きくなりそうで、10nm+での製造は必須である。

 ただ、10nm+であまり動作周波数を引き上げると、消費電力が激増する。そこで、10nm+を使いつつ、それほど動作周波数を引き上げない(=消費電力も急増しない)美味しい範囲で、そこそこの性能を確保する、というのがTremontの設計目標のようだ。だから、動作周波数を引き上げると急速に美味しくない結果になるわけだ。

 このTremont、まずはLakefieldに搭載され、2020年にマイクロソフトのSurface Neoに実装されて世の中に出てくるだろう。

 ただその2020年以降は、現在のGemini Lakeの後継製品がこのTremontベースで投入される可能性はないわけではないと思う。ただタイムライン的には2020年中かどうかは疑わしい。2021年送りかもしれない。

 仮に登場したら、それほど急激に性能が上がるわけではないが、現状のGemini Lakeよりは多少マシな性能は期待できそうだ。

前へ 1 2 3 4 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン