ピーク性能よりも性能/消費電力比を重視
最後に動作周波数周りの話をする。たとえばハイエンドになるEPYC 7742の場合の動作周波数とActive Core数の関係は下の画像のようになっている。
ピーク性能よりも、平均性能あるいは性能/消費電力比を悪化させない、というのがパフォーマンスの基本になっており、命令セットによる消費電力調整がない(インテルのAVX2/AVX512オフセットに相当するものがない)というあたりも、無理に動作周波数を引き上げていないことが見て取れる。
性能はむしろコア数で稼ぐ方向であり、このあたりは7nmプロセスにしたことで、コア数にゆとりが出たこ事の反映とみて良いだろう。
製品のラインナップであるが、下の画像が2 Socket向け、さらにその下の画像が1 Socket向けである。この2 Socket向けについて初代のEPYCと混ぜる形で動作周波数およびTDPをまとめたのが表である。
第1世代と第2世代EPYCの動作周波数およびTDP(太字が第2世代) | ||||||
---|---|---|---|---|---|---|
モデルナンバー | コア数 | ベースクロック(GHz) | 最大ブースト クロック(GHz) |
最小cTDP(W) | デフォルトTDP(W) | 最大cTDP(W) |
7251 | 8 | 2.10 | 2.90 | 120 | ||
7252 | 8 | 3.10 | 3.20 | 120 | 150 | |
7261 | 8 | 2.50 | 2.90 | 155 | 170 | |
7262 | 8 | 3.20 | 3.40 | 155 | 180 | |
7272 | 12 | 2.90 | 3.20 | 120 | 150 | |
7281 | 16 | 2.10 | 2.70 | 155 | 170 | |
7282 | 16 | 2.80 | 3.20 | 120 | 150 | |
7301 | 16 | 2.20 | 2.70 | 155 | 170 | |
7302 | 16 | 3.00 | 3.30 | 155 | 180 | |
7351 | 16 | 2.40 | 2.90 | 155 | 170 | |
7352 | 24 | 2.30 | 3.20 | 155 | 180 | |
7371 | 16 | 3.10 | 3.60 | 200 | ||
7401 | 24 | 2.30 | 3.20 | 155 | 170 | |
7402 | 24 | 2.80 | 3.35 | 165 | 180 | 200 |
7451 | 24 | 2.00 | 3.00 | 180 | ||
7452 | 32 | 2.35 | 3.35 | 155 | 180 | |
7501 | 32 | 2.00 | 3.00 | 155 | 170 | |
7502 | 32 | 2.50 | 3.35 | 165 | 180 | 200 |
7542 | 32 | 2.90 | 3.40 | 225 | 240 | |
7551 | 32 | 2.20 | 3.00 | 180 | ||
7552 | 48 | 2.20 | 3.30 | 165 | 200 | |
7601 | 32 | 2.20 | 3.20 | 180 | ||
7642 | 48 | 2.30 | 3.30 | 225 | 240 | |
7702 | 64 | 2.00 | 3.35 | 165 | 200 | |
7742 | 64 | 2.25 | 3.40 | 225 | 240 | |
※太字が第2世代EPYC |
初代EPYCはモデルナンバーの末尾が1、第2世代は末尾が2となっていることでそれとわかる。比較してみると、たとえば同じ8コアの7251と7252では、ベース周波数が1GHz以上引き上げられているし、16コアの7301と7302でもやはり結構な引き上げになっている。
32コアの7501と7502では、さすがに7502が定格ではTDPが180Wになるので、Configurable TDPで165Wの動作モードを提供しており、この場合では多少最大動作周波数は落ちると思うのだが、それでもベース周波数は2.5GHzまで引き上げられているあたり、同じコア数であれば確実に動作周波数のアップが実現されている。
あるい初代EPYCの32コア製品である7501と、第2世代で64コアの7702を比較すると、ほぼ同じTDP(155W vs 165W)で同じベース周波数ながらコア数が倍増しているわけで、アップグレードによって確実に性能がアップしている(あるいは性能/消費電力比が大幅に改善している)ことが推定できる。
ところで先ほど触れた性能の話を。下の画像はInteger PerformanceとServer Side Javaの性能を比較したものだが、メモリー帯域が8chのままでもほぼコア数が倍(32c64t→64c128t)になると性能が倍増しているあたりは、大容量3次キャッシュが良い仕事をしているということだろう。
このあたりは実アプリケーションで検証の必要はあるのだが、AMDによればメモリーが8chのままでも十分スケールするというのが第2世代EPYCに対するメッセージということである。

この連載の記事
-
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート - この連載の一覧へ