40bitもの巨大な仮想アドレスを保有
ただしなぜ40bitにしたのか謎
ROMPの仮想記憶は、物理的なメモリーは最大16MBまで対応ながら、仮想アドレスは40bitという結構巨大なサイズである。ただしこれ、12bit(0~4095)のセグメントに分かれた28bit(256MB)のメモリーエリア、というややおもしろい構成である。
画像の出典は、Internet Archives保有のBYTE Magazine Volume 11, Number 11の“Inside the IBM PCs”という特集号
ページサイズは2KBで、12bitのセグメントIDと17bitのページナンバー、11bitのページ内オフセットという形になる。まだこの当時、この40bitをフルに利用できるOSは存在していないが、それに向けて32bitの仮想記憶マシンとして使うことももちろん可能だった。
ただ逆に言えば、なぜ40bitの構成にしたのかの説明がついぞ見つからなかった。強いて 言えば、IBM System Journalの中に“ROMP is a good architectural base for future growth”(ROMPは将来の発展のベースとなる良いアーキテクチャーである)という文言があるあたり、この当時はROMPをベースに製品を展開していくつもりだったのかもしれないが、発展する前にROMPそのものの寿命が尽きたあたりが皮肉ではある。
最終的にROMPは1981年、2チップ構成で完成した。プロセッサー本体は4万5000トランジスタでダイサイズは58.52mm2、MMUが6万1500トランジスタでダイサイズは81.36mm2である。
先に書いた通り、どちらもIBMの2μm NMOSプロセスで製造されている。ソフトウェアとしては、こちらもまずPL.8が移植され、次いでこれを利用してさまざまな言語が移植されることになった。先ほどの4.3MIPSやIBM 801の15.1MIPSという数字は、いずれもPL.8を利用した場合の数字である。
画像の出典は、Wikipedia
この連載の記事
-
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ