40bitもの巨大な仮想アドレスを保有
ただしなぜ40bitにしたのか謎
ROMPの仮想記憶は、物理的なメモリーは最大16MBまで対応ながら、仮想アドレスは40bitという結構巨大なサイズである。ただしこれ、12bit(0~4095)のセグメントに分かれた28bit(256MB)のメモリーエリア、というややおもしろい構成である。
画像の出典は、Internet Archives保有のBYTE Magazine Volume 11, Number 11の“Inside the IBM PCs”という特集号
ページサイズは2KBで、12bitのセグメントIDと17bitのページナンバー、11bitのページ内オフセットという形になる。まだこの当時、この40bitをフルに利用できるOSは存在していないが、それに向けて32bitの仮想記憶マシンとして使うことももちろん可能だった。
ただ逆に言えば、なぜ40bitの構成にしたのかの説明がついぞ見つからなかった。強いて 言えば、IBM System Journalの中に“ROMP is a good architectural base for future growth”(ROMPは将来の発展のベースとなる良いアーキテクチャーである)という文言があるあたり、この当時はROMPをベースに製品を展開していくつもりだったのかもしれないが、発展する前にROMPそのものの寿命が尽きたあたりが皮肉ではある。
最終的にROMPは1981年、2チップ構成で完成した。プロセッサー本体は4万5000トランジスタでダイサイズは58.52mm2、MMUが6万1500トランジスタでダイサイズは81.36mm2である。
先に書いた通り、どちらもIBMの2μm NMOSプロセスで製造されている。ソフトウェアとしては、こちらもまずPL.8が移植され、次いでこれを利用してさまざまな言語が移植されることになった。先ほどの4.3MIPSやIBM 801の15.1MIPSという数字は、いずれもPL.8を利用した場合の数字である。
画像の出典は、Wikipedia

この連載の記事
-
第852回
PC
Google最新TPU「Ironwood」は前世代比4.7倍の性能向上かつ160Wの低消費電力で圧倒的省エネを実現 -
第851回
PC
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ -
第850回
デジタル
Zen 6+Zen 6c、そしてZen 7へ! EPYCは256コアへ向かう AMD CPUロードマップ -
第849回
PC
d-MatrixのAIプロセッサーCorsairはNVIDIA GB200に匹敵する性能を600Wの消費電力で実現 -
第848回
PC
消えたTofinoの残響 Intel IPU E2200がつなぐイーサネットの未来 -
第847回
PC
国産プロセッサーのPEZY-SC4sが消費電力わずか212Wで高効率99.2%を記録! 次世代省電力チップの決定版に王手 -
第846回
PC
Eコア288基の次世代Xeon「Clearwater Forest」に見る効率設計の極意 インテル CPUロードマップ -
第845回
PC
最大256MB共有キャッシュ対応で大規模処理も快適! Cuzcoが実現する高性能・拡張自在なRISC-Vプロセッサーの秘密 -
第844回
PC
耐量子暗号対応でセキュリティ強化! IBMのPower11が叶えた高信頼性と高速AI推論 -
第843回
PC
NVIDIAとインテルの協業発表によりGB10のCPUをx86に置き換えた新世代AIチップが登場する? -
第842回
PC
双方向8Tbps伝送の次世代光インターコネクト! AyarLabsのTeraPHYがもたらす革新的光通信の詳細 - この連載の一覧へ













