このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情第419回

10nmではトランジスタ密度を2.7倍に! インテル 半導体ロードマップ

2017年08月07日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

低コスト向けの22FFLを
2018年中ばごろに市場投入

 最後に、この3月に新しく発表された22FFLについて触れておく。これはTSMCの16FFC/12FFCやサムスンの14LPC/14LPU、あるいはGlobalFoundriesの22FDX/12FDXと同じような、低コスト向けプロセスである。

22FFLの特徴一覧。性能は14nm並み、消費電力は大幅低減、設計ルールは(相対的に)安価な22nmというもの
22FFLの位置づけ。トランジスタ密度そのもので言えば、22nmより若干増した程度。したがってコストそのものは22nm世代と大きく変わらないと思われる

 数値を見てみると、Fin Pitchこそ大幅に削減されているが、Gate PitchやMetal Pitchはむしろ大型化しており、Cellの高さを削減することで密度をやや高めた、といった構成になっている。

 ただGate Pitchを大幅に増やしたことで、Low Leakage動作にすると極端にリーク電流を減らせるとしており、こちらはIoT機器向けとなり、逆に一般的な用途は14nm++と同等としている。

22FFLのリーク電流。ただHPのほうは、流せる電流の上限が14nm++ほどには高くないので、あまり高性能向けという感じではない。メインストリームのモバイル向けSoCにちょうど手ごろ、という程度だろうか

 こちらは今年第4四半期から量産可能ということになっており、早ければ来年中旬には製品が市場投入できることになる。もっともそれを誰が使うか? というのが次の問題である。

22FFLの概要には今年第4四半期から量産可能とある。22nmと同じくRFやアナログのサポートもあるので、案外チップセットに最適という気もする

 インテルの製品で言えば、Intel 400シリーズチップセットや、次世代のThunderbolt 3コントローラー、10GBase-Tコントローラーなどには、ちょうど手ごろかもしれない。

前へ 1 2 3 4 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン