CPU黒歴史第5弾は、インテルの90nm世代の話である。「Willamette」に始まり、「Northwood」でそれなりに性能と消費電力のバランスも取れて、しかも動作周波数を上げやすいということで比較的好評だった「Pentium 4」シリーズ。これに大ブレーキをかけたのが「Prescott」世代である。連載61回でも一度説明したが、まずはこのPrescottの話から始めよう。
大幅な機能拡張と高速化の工夫を
凝らしたPrescott
NorthwoodからPrescottへの改良点として、当初インテルから挙げられたのは以下のような内容であった(関連記事)。
- 90nmプロセスを利用し、さらに「歪みシリコン」を利用することで高速化を図る。
- 内部配置を大幅に見直すことでクリティカルパスを大幅に短縮し、より高速動作を可能にした。
- 1MBの2次キャッシュを搭載。
- 「PNI」(Prescott New Instruction)こと「SSE3」と呼ばれる新しい13命令を搭載したほか、既存の命令に関してもいくつか高速化を施した。
しかし、実はこれだけではなかった。というよりも、この程度の改良であれば、パイプラインが20段から31段にまで増える理由はない。Prescottは後追いの形で、以下の機能を実装していた。
- Intel VT(Vanderpool Technology)
- Intel IA32e(Yamhill Technologyの派生型、現在のIntel 64)
- Intel TXT(LaGrande Technology)
厳密に言えば、Intel TXTはPrescottや後継の「CederMill」の世代では結局サポートされなかったのだが、実装されたのはこの時期だった。これらの拡張をサポートするために、Prescottでは長大なパイプラインが実装されることになったのである。

この連載の記事
-
第820回
PC
LEDが半導体の救世主に? チップレット同士の接続を電気信号から光信号へ ISSCC 2025詳報 -
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート - この連載の一覧へ