ロードマップでわかる！当世プロセッサー事情 第118回

CPU黒歴史　夢の5GHz CPUは燃費最悪 Prescott～Tejas

膨大なリーク電流！
ソケットを変えてもまだ足りない電力

　そんなわけで世に出たPrescottコアは、単体では同一周波数のNorthwoodコアよりもやや性能が低めになったが、最低でも4GHz、最終的には5GHzまでの動作を視野においた製品だった(関連記事2)。ところが、インテルは90nmプロセスで急増したリーク電流による、消費電力増加を甘く見ていたようだ。

　少なくとも90nmプロセスでSRAMを試作した時には、こうした話は出ていなかった(関連記事3)。ところが、実際にPrescottを製造してみると、この消費電力の増加がシャレになっていない状態だった。Northwood世代の場合、全消費電力の10％程度がリークによるものだったが、当初の90nmプロセスの場合は、これが60％近くまで達したという説すらある。

　この結果として、消費電力が本来Socket 478で供給できる上限を超えてしまい、内部の信号生成回路が不安定になってしまう。そのため当初出荷予定だったB Steppingでは、CPUから出力される信号の振幅が本来の規定に収まらないほど振れ幅が大きくなり、チップセットとの通信がうまくいかなくなる、という問題が出てしまった。

　結局PrescottのC Stepping以降では、ソケットをLGA775に切り替えて電力供給能力を増やすとともに、信号生成回路も改善することでなんとか利用できるようになった。だが、今度は動作周波数が全然上がらない(上げるとLGA775での電力供給上限を超える)という新たな問題まで出てきた。結局インテルは、当初の公約だった4GHz超えを撤回。Prescottの動作周波数は、最大でも3.8GHz止まりとなってしまった。

後継のTejasもあおりを受けてキャンセル

　このあおりを食らったのが、Prescottの後継製品としてインテルが開発していた「Tejas」である。Tejasの話も連載61回で書いたが、恐らく同時4スレッド程度までSMT(ハイパー・スレディング)を拡張して実行することで、性能を上げるアーキテクチャーではなかったかと見られている。

　なぜわかるかというと、インテルは2001年頃からこのマルチスレッドを用いた性能改善策を公開しており、2003年にはより具体的な実装例を紹介していたからだ。

2001年の半導体業界イベント「MicroProcessor Forum」での、インテルのJohn Shen氏(Intel Micro-architecture Labのディレクター)の講演プレゼンテーションより。同一プログラムを擬似マルチスレッドを使って実行することで、どれだけ性能が改善するかというテスト結果

2003年春のIDFでの、Joe Schutz氏(上級副社長Logic Technology Development担当ディレクター)のスライドより。単に4スレッドを4CPUとして見せる(Symmetric)以外に、ヘルパースレッドとして使う(Asymmetric)方法の説明

Asymmetricの場合、メインスレッドに先行してヘルパースレッドが必要なデータをメモリーにリクエストするなどの方法で、キャッシュミスを徹底的に減らすことで性能を改善するという仕組み

　またこの時期、インテルの開発ツールは将来的に、ヘルパースレッドをサポートするといった話も出てきた。つまり、既存のプログラムを自動的にヘルパースレッドを使って高速化するように、最適化を行なうツールがリリースされるという話だった。もっとも、このツールの話はTejasのキャンセルあたりから一切聞かなくなったので、恐らくTejasと一緒に見送られてしまったのだろう。

　こうした動きは当然、Tejasに実装されることを想定していたと考えていいと思う。左上の図にも「Physical Threads」が2つあることから、Tejasは(現在のAMD Bulldozerのように)2コアがひとつになったモジュール構成で、違いは各々のコアがさらに2つのスレッドを動かせるような構造になっていた、と推測される。