ロードマップでわかる！当世プロセッサー事情 第101回

Ivy Bridgeで採用の新技術 トライゲートとはなにか？

トライゲートの価値は
製品設計の自由度があがること

　トライゲート・トランジスターはまた、複数構成が作りやすいというメリットもある。下のスライドは32nmの従来型トランジスターと22nmのトライゲートの比較であるが、22nmのほうの中心部は、6つのトランジスターをまとめて構成しているのがわかる。一方で左の32nmは、より大きな面積を使いながらやっと2つのトランジスターがまとまっているだけ。単にプロセスを微細化するのみならず、三次元構造とすることでサイズの節約になっていることが見て取れる。

32nm従来型トランジスターと22nmトライゲートの比較。この例では、おそらくソース/ゲートが2本ずつ、ドレインが1本ずつになり、それを6本のFinが串刺しにしている。ソース/ゲートが複数本なのは、微細化にともなう確率的な構造欠陥への対処か、制御電流が大きくなることへの対処か、もしくはその両方であろう

　では、トライゲート・トランジスター電気的特性はどうか？　まずサブスレッショルドリーク電流の結果がこちらである。

従来型トランジスターとトライゲートのサブスレッショルドリーク電流の差。オンの電流を「1」とした時に、オフの場合の電流がどのくらい流れるかを示したもの

　ゲート電圧が0Vの場合の漏れ電流が、32nmのケースと比較しておおむね10分の1になっている。そのため、例えばリーク電流を32nmと同じレベルまで許容すれば、ゲートのしきい値電圧(Threshold Voltage、オン/オフの境目となる電圧)を0.1V程度引き下げられる。逆にしきい値電圧を32nmと同じレベルに保つと、リーク電流を最大90％削減できる。これはどちらも省電力につながる。

リークを同等にする場合、オン時の電圧を下げられるから、稼動時の消費電力削減に役立つ。一方しきい値電圧を一定にすると、今度はオフ時の消費電力削減に役立つ。あとは製品の性格に応じて、適当にしきい値電圧を調整する

　またチャネルの遅延に関しては、こちらも電圧によって変化する。32nmで1.0Vの場合の遅延を「1.0」とした場合、22nmの平面型は同条件で「0.9」と、1割ほど高速なことも確認されている。

平面型であっても、微細化すればそれなりに高速化は図れるという例。ただし、これによる性能向上は10％程度

　ではトライゲートでは？　と言うと、18～37％高速であることが今回の発表で示された。電圧が1.0Vのままでもそれなりの改善があるが、それよりも0.7Vでの改善幅は非常に大きいのがわかる。

さらに22nmトライゲートにした場合の遅延。先のホースの例にならうと、ある程度圧力をかければ十分な流量は確保できるので、1.0V近辺での性能改善はそれほど大きくない。しかし圧力が低い場合でも流量が確保できるのが、太いホースのメリットである。トライゲートの特性もこれを反映している

　この余裕をどう使うのかと言うと、選択肢はいろいろある。例えば1.0Vのままであれば、32nmの場合より18％高速に動作する。逆に32nmと同じ速度で動作させるのであれば、電圧を0.2V下げられる計算だ。そうした設計の自由度が高まることが、トライゲートの一番重要なポイントだろう。

　このトライゲート・トランジスターを最初に搭載するプロセッサーは、2011年中に発表が予定されている「Ivy Bridge」になる。またAtom系列に関しても、第4世代では22nmプロセスを採用して、より省電力な製品が投入されることも明らかにされている。来年の今頃には、トライゲートを搭載するCPUも珍しいものではなくなっているだろう。

プロセッサーと製造プロセスのロードマップ。5月4日の発表では、実際にこのトライゲート・トランジスターを採用したIvy Bridgeベースのデスクトップやノートのデモも行なわれた

Atom系列のロードマップ。しかし現状は32nm世代でさえ、「Medfield」のみがサンプル出荷されているだけ。「Clover View/Clover Trail」は4月のIDF Beijing 2011でコード名が初公開されたばかり。実際に22nmベースのAtom製品が出てくるのは早くても2012年、実際は2013年くらいになりそうだ

■関連サイト

• プレスリリース
• インテル