Grace CPUとGrace Hopperは
どちらも2023年前半に出荷開始
最後に、GPUではなくCPUの話になるが、Graceの話をしよう。といっても、現状情報はごくわずかである。まずはGrace CPUであるが、パッケージ1つあたり72コアで、メモリーはLPDDR5x。転送速度は不明ながら、このGraceの構成で合計1TB/秒の帯域というからには、8chで500GB/秒、chあたり64bitと考えると信号速度は8Gbpsという計算になる。
ただこの場合容量は全部で32~64GBにしかならない。もちろんコントロール用で、ここで大きな処理を行なわないならギリギリいけるのかもしれないが、いくらなんでも少なすぎる気がする。
実は裏面にもLPDDR5が実装されているとすれば、容量64~128GBくらいで信号速度は4Gbpsとなるが、この速度ならなにもLPDDR5xを使う必要はないわけで、やはり片面実装と考えるべきだろうか。だとすると、メモリー容量が異様に少ない気がするのだが、このLPDDR5xはいわば3次キャッシュで、この外に大容量のDDR5 DIMMがつながる格好なのかもしれない。
アーキテクチャーはArmv9という説明しかない。おそらくSVE2を実装していると思われるが、このあたりも不明確だ。ちなみに2つのパッケージ+LPDDR5xを全部あわせて500Wに収まるとしている。トータル144コアということを考えれば、十分省電力な部類だろう。
またGrace CPUにGH100を組み合わせたGrace Hopperという製品も予定されている。こちらGraceとHopperの間をNVLink-C2Cというオンチップ用インターコネクトで接続する形態となっている。
Grace Hopperをそのまま納入するのか、それともGrace CPUとH100を別々に組み合わせるのかは不明だが、スイスのCSCS(スイス国立コンピューティングセンター)がこのGraceとH100をベースにしたAlpsというシステムを導入することを明らかにしている。このGrace CPU、およびGrace Hopperはどちらも2023年前半に出荷開始を予定しているそうだ。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ














