このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第596回

Rocket LakeではCore i3が発売されない可能性大 インテル CPUロードマップ

2021年01月04日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

ThreadRipperに並ぶ性能のXeon-W
AVX512命令などではThreadRipperを上回る

 そのIce Lake-SPの構成は連載578回で説明したが、これを簡略化したのが下図である。

Ice Lake-SPの構成

 6×7で42モジュールの構成で、うちUPI×3、PCIe×4、DMI×1、メモリーコントローラー×4の合計12のモジュールが必要なので、コアそのものは最大30内蔵可能だ。ただし冗長コア領域かなにかで2コア分は無効化されており、合計28という計算だ。

 ではこれと同じ仕組みで56コアを作ったらどうなるかというと、最低でも56コア+12のその他のモジュールで68モジュール分が必要になる。17×4というのはダイが無駄に長くなるため、10×7で2モジュール冗長、あるいは8×9で4モジュール冗長というあたりであろう。どちらかといえば8×9説を取りたいところである。理由は正方形に近いほど、個々のコアとメモリーコントローラまでのHop数のバラつきが減るためだ。

 すると構造は下図のようになる。この図がHCC構成、先の図がMCC構成で、他に16コア程度のLCCもあるかもしれない。

Ice Lake-SPで56コア構成を作った場合

 このIceLake-SPは、おそらくXeon-Wの形でワークステーション向けに投入されるとは思うのだが、これをCore-Xとして投入する気配は今のところ見られない。これに関しては完全にAMDのThreadRipperに喰われてしまった感があり、むしろXeon-Wに一本化する形になりそうな気配が強い。

 実際AMDにしても、ThreadRipperは完全にワークステーション向けとなり、むしろThreadRipper Proというブランドを新たに追加したあたりはXeon-Wの対抗馬という位置づけになっているわけで、Core-Xを無理して維持する必要もないのだろうと想像する。

 そのXeon-W、ローエンドの1ソケット向けには現在のComet Lakeに代わってRocket Lake-Sが入るだろうが、その上は全部Ice Lake-SPで切り替えになりそうだ。Whitley Platformベースで、パッケージはLGA 4189、DDR4-3200×8chとPCIe Gen4が出る強力なプラットフォームである。

 実際カタログスペックで言えばThreadRipperに並ぶ構成だし、コア数も最大56だからThreadRipper/ThreadRipper Proの64と大差ない。AVX512命令やDL Boostなどを駆使した場合の性能は間違いなくThreadRipperを上回るだろう。

 このXeon-W、ロードマップ図には4月頃?と書いたが、深い根拠があって書いているわけではなく、3月はメインストリーム(=2ソケット)向けのXeonの立ち上げが忙しいので、発表は3月でも出荷は4月頃ではないかと見当をつけているだけである。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン