AtomクラスのCPUでは珍しい
QoSを利用可能
次はデータパス回り。Load/Storeユニットはデュアル構成で、2つのSSEユニットのLoad/Saveを1サイクルで行なえることが目的と思われる。
Load/Storeユニットの帯域そのものは128bit幅である。L1 Data Cacheのレイテンシーは3サイクルでそれほど高速ではないが、これは性能と消費電力のバランスをとったものだろう。
L2がまた特徴的で、最大4コア共通で1.5~4.5MBという、やけに中途半端な容量で構成可能となっている。またL2に対してQoS(Quality of Service)を掛けられるほか、LLC(要するにL3)にもQoSが利用できる、としている。
Goldmont Plusより平均30%の性能向上
このTremontの性能だが、Goldmont Plusとの性能比較が下の画像だ。周波数をそろえた状況でのシングルスレッドでの性能改善率である。
絶対性能としては相変わらずそれほど高いところは狙っていないのがわかる。そもそもここまで複雑化すると、14nm++で製造するとかなりダイが大きくなりそうで、10nm+での製造は必須である。
ただ、10nm+であまり動作周波数を引き上げると、消費電力が激増する。そこで、10nm+を使いつつ、それほど動作周波数を引き上げない(=消費電力も急増しない)美味しい範囲で、そこそこの性能を確保する、というのがTremontの設計目標のようだ。だから、動作周波数を引き上げると急速に美味しくない結果になるわけだ。
このTremont、まずはLakefieldに搭載され、2020年にマイクロソフトのSurface Neoに実装されて世の中に出てくるだろう。
ただその2020年以降は、現在のGemini Lakeの後継製品がこのTremontベースで投入される可能性はないわけではないと思う。ただタイムライン的には2020年中かどうかは疑わしい。2021年送りかもしれない。
仮に登場したら、それほど急激に性能が上がるわけではないが、現状のGemini Lakeよりは多少マシな性能は期待できそうだ。
この連載の記事
-
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU -
第797回
PC
わずか2年で完成させた韓国FuriosaAIのAIアクセラレーターRNGD Hot Chips 2024で注目を浴びたオモシロCPU -
第796回
PC
Metaが自社開発したAI推論用アクセラレーターMTIA v2 Hot Chips 2024で注目を浴びたオモシロCPU -
第795回
デジタル
AI性能を引き上げるInstinct MI325XとPensando Salina 400/Pollara 400がサーバーにインパクトをもたらす AMD CPUロードマップ -
第794回
デジタル
第5世代EPYCはMRDIMMをサポートしている? AMD CPUロードマップ -
第793回
PC
5nmの限界に早くもたどり着いてしまったWSE-3 Hot Chips 2024で注目を浴びたオモシロCPU -
第792回
PC
大型言語モデルに全振りしたSambaNovaのAIプロセッサーSC40L Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ