ロードマップでわかる！当世プロセッサー事情 第517回

第3世代RyzenとNAVIで追加された新機能　AMD CPU/GPUロードマップ

X570チップセットに
第2世代Ryzenを載せたときの挙動

　次にチップセット周りについて。連載513回の最後で、X570に第2世代Ryzenを装着した場合にどういう振る舞いになるのか、という点が不明だとしたのだが、これについて確認が取れた。

X570チップセットの構造。そういえば(B)のSATA×2は可能なのかどうか、確認し忘れた。青の枠線と(A)/(B)は筆者によるもの

　まず上の画像の(A)にあたるUSB 3.2 Gen2×4であるが、これは第2世代Ryzenを搭載した場合、USB 3.1 Gen1相当(USB 3.2 Gen1といっても良いが、要するにUSB 5Gbps相当)にダウンするとのこと。

　次いで(B)の、1×4 NVMeに関しては第2世代Ryzenでは無効になるという話であった。おそらくではあるが、第2世代RyzenのCPUピンにはそもそもこの1×4 NVMe向けのPCIeの信号が出ていないのではないかと思われる。

　またGPU接続用のx16のPCIeレーンも、X570との接続用のx4 PCIeレーンも当然Gen3相当になり、この場合X570から出るPCIeもすべてGen3相当になるという話だった。

　ただこの場合でも、チップセットから出る8ポートのUSB 3.2 Gen2ポートはそのままUSB 3.2 Gen2として有効とのことであった。これは妥当な構成なのではないかと思われる。

メモリーはDDR4-5133まで可能

　チップセットの話が出たところでついでにメモリーコントローラーの話もしておこう。第3世代Ryzenは、定格がDDR4-3200まで、という話は連載513回でレポートしたが、実際はというとDDR4-4200あたりまでは軽く行けて、DDR4-5133までは可能という説明があった。

価格性能比でのオススメはDDR4-3600だそうである

　ここに出てくる1:1Modeと2:1Modeであるが、これはメモリークロックとインフィニティーファブリックのクロック比である。

　前回の記事の図で、I/Oチップレット(cIOD)側を見ると、メモリーのクロック(memclk)とメモリーコントローラーのクロック(uclk)、それとデータファブリックのクロック(fclk)が別々のクロックソースになっていることが示されている。

前回示した図

　1:1 Modeの場合、memclkとuclkが連動し、ということはuclkとfclkも連動するために、あまりmemclkを上げすぎるとインフィニティーファブリックのスピードが上がりすぎて動作しなくなる。

　そこでDDR4-3866(つまりmemclkが1933MHz)以上の場合、uclkとfclkの比を2:1にすることで、インフィニティーファブリックの速度が上がりすぎないようにできるという話である。これを利用すれば、DDR4-5133も夢ではないというわけだ。

DDR4-5133も夢ではないのだが、ただどこのDIMMモジュールなら可能かは未公表。もっともこのスピードでは良品選別をしないと実現できない領域なので、モジュールを公開したところで確実に実現できる保証はない