ROMPとは対照的な贅沢な構成
ROMPとの違いは、むしろ実装面にあるだろう。2μmというかなり大きな(いや、当時としては標準的なのだが)プロセスで、しかもダイサイズとチップ数を削減するために、ROMPではキャッシュの類を徹底的に減らさざるを得なかった。
実際ROMPの場合、プロセッサー本体よりもMMUの方が大きいというのは、MMUは要するにアドレス管理テーブル=SRAMの塊であって、SRAMは通常のロジックよりもどうしても大きくならざるを得ない。なにせ1bitの記憶領域に6~8トランジスタを必要とするため、32bitのエントリーを1つ作るだけで200トランジスタ以上を要する。
キャッシュも同じでこれもSRAMの塊である。かくしてROMPはキャッシュやバッファなどを最小限に抑え、それでも性能が出るような工夫をした結果として、メモリーアクセスの速度で性能が決まるようなアーキテクチャーになってしまった。
対してAMERICA architectureでは命令/データキャッシュに加えてMMUやTLBまで内蔵する、ROMPとは極めて対照的な「贅沢」な構成である。性能を優先にするとどうしても贅沢な構成にならざるを得ないというのは最近でも同じなのだが。
結果、このAMERICA architectureの最初の実装であるRIOS-1の構成図が下の画像だが、もうまんま前述のCPU概念図の構成そのまま、ということがわかる。
画像の出典は、Wikipedia
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第890回
PC
Samsung「SF2P」の全貌! GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端 -
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 - この連載の一覧へ











