今回のスーパーコンピューターの系譜は、BlueGen/Pの後継であり、現在も広く使われているBlue Gene/Qを解説しよう。
このBlue Gene/QをベースとしたSequoia(セコイア)は、ASCのシステムとしてローレンス・リバモア国立研究所に導入され、2012年6月のTOP500では京コンピューターを退けて世界最速の座に着いたマシンである。
現時点での最新のリスト(2014年6月)でもまだ3位に位置しているあたり、まさに現役のアーキテクチャーである。
同時4スレッド実行可能なプロセッサーを採用した
BlueGene/Q
さて、前回の最後でも述べたが、Blue Gene/PのアーキテクチャーはBlue Gene/Lと比べてずば抜けて優れていたわけではない。
もちろんプロセスの微細化やI/Fの高速化などで性能と消費電力の両面で改善はあったものの、それは数%~数十%で、積み重ねても数倍という域には達していない。これもあって、Blue Gene/Qでは、基本的なアーキテクチャーそのものは同じながら、実装はずいぶん変化した。
基本的なアーキテクチャーとは「PowerPCベースの超並列」で、これに変化はない。使われるコアはPowerA2になった。IBMは2000年のISSCCで、ネットワークプロセッサーとしてPowerEN(Power Edge of Network)という製品を発表したが、このPowerENに使われてたのがPowerA2である。
Blue Gene/Qでは、このPowerA2コア、というよりPowerENのプロセッサー周辺部をまるごと流用したことになる。そのPowerA2コアの構造は下の画像のとおり。
In-Orderのパイプライン構成で、実行ユニットは2命令同時実行という慎ましやかなものだが、SMT(Simultaneous Multithreading:同時マルチスレッディング)で同時4スレッド実行可能というあたりがあまり一般的ではない。
もっとも当初のネットワークプロセッサーの場合、処理の大半はデータをメモリー経由で読んで、少し手を加えて送り出すという過程になるため、性能はもっぱらメモリーアクセス性能で決まる。
つまりCPUコアの大半はメモリーアクセス待ちに陥るわけで、SMTを使ってメモリーアクセス要求を効率的に出し続けることで実効性能を引き上げようという発想そのものは正しい。
実はこの考え方はHPCにもそのまま当てはまる。要するにメモリーアクセスが最終的にはボトルネックになるので、なるべくメモリーアクセスを効率よく行なわせる必要があり、このためには複数スレッドを同時に走らせることは確かに効果的である。
ただし、PowerA2そのものは浮動小数点演算をサポートしていない。そこで、これもBlue Gene/LやBlue Gene/Pと同じく外付けで「QXP」という名称のFPUを追加したのだが、この際に規模を倍増している。
これにより1サイクルあたり倍精度浮動小数点演算を8つ(MAC演算が可能なので、FPU1個あたり2演算相当)実行できるという、強烈な構成である。
これを集積したBlue Gene/Qチップの全体が下の画像だ。360mm2のダイに、合計18ものプロセシングユニット(A2+QXP)を集約しており、このうち16個が計算、1個が通信管理などOSの作業に割り当てられている。
これでは合計17個になって数が合わないと思われるかもしれないが、1個は冗長コアとしてリザーブ扱いにされている。この冗長メカニズムを示したのが下の画像である。
ソフトウェアから見ると、Blue Gene/Qは17コアのプロセッサーとして見えており、不良のコアがあることは見えない。実際にはある特定のコアに問題がある場合、そのコアは無効化されるようになっているわけだ。
このあたりは、PlayStation 3で利用されていたCellプロセッサーが、実際にはSPE(Synergistic Processor Element)が8つあるにも関わらず7つのみ有効にしていたのと同じ考え方である。
(→次ページヘ続く 「チップの性能はBlue Gene/Pの15倍」)

この連載の記事
-
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ - この連載の一覧へ