このページの本文へ

前へ 1 2 3 4 5 次へ

ロードマップでわかる!当世プロセッサー事情第168回

インテルCPU進化論 細かく変わって性能向上Sandy Bridge

2012年09月10日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷
現行のアーキテクチャーのベースである「Sandy Bridge」

 インテルCPU進化論もようやく、現行製品である「Sandy Bridge」「Ivy Bridge」の世代にたどり着いた。最新という意味ではIvy Bridgeになるが、Ivy BridgeはCore i7/i5といったハイパフォーマンス~メインストリーム向けが先行した一方で、バリュー向けのCore i3/PentiumはやっとIvy Bridge世代の製品が発表されたばかり。CeleronやウルトラハイエンドであるCore i7 Extremeに関しては、引き続きSandy Bridgeが利用されている状態である。

 しかもSandy BridgeとIvy Bridgeでは、基本的にマイクロアーキテクチャーに差がない。一番大きな違いは製造プロセスとグラフィック周りで、CPU側は若干の修正とか改善程度なので、合わせて現行アーキテクチャーと称してしまって差し支えないだろう。

大きな変化はないが細かく変わっている
Sandy Bridgeの内部構造

図1 Sandy Bridgeの内部構造図。赤枠内がNehalemからの主な変更部分図2 Nehalemの内部構造図

 Sandy Bridge世代のCPUコアの、Nehalem世代からの変更は以下の要素が主となる。順不同になるが、これらについて説明しよう。

  • AVX命令の搭載
  • これにともなう1次キャッシュとの帯域の256bit化
  • Load/Storeユニットの強化
  • Decoded μOp Cacheの搭載と、分岐予測ユニットの再設計
  • Physical Register Fileの搭載
  • Zeroing Idiomsの搭載

 下の画像は、IDF Fall 2010で公開されたSandy Bridgeのラフな内部構造図である。Nehalemから構造はそれほど変わっていないとはいえ、変更箇所は少なくない。パイプライン段数そのものは16段を継承するが、後述する「μOp cache」アクセスのケースでは、瞬間的ながら18段になるようだ。

インテルによるSandy Bridgeの内部構造図。黄色の部分が新設・新規の部分で、赤枠は従来からの機構への追加分

前へ 1 2 3 4 5 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン