ロードマップでわかる！当世プロセッサー事情 第114回

忘れ去られたCPU黒歴史　幻の統合CPU Timna

3チップでは製品コストが高い
解決策として求められたTimna

Timnaおよび関係するPentium II～IIIのロードマップ

　さて、このあたりまでは連載60回説明したとおりだ。問題はCoppermine-128Kでも「まだ高かった」という点だ。CPUそのものはプロセスの微細化により、ダイサイズを増やすことなく2次キャッシュを内蔵できたので、2次キャッシュを基板に外付けしていたSlot 1から、大幅にコストダウンできた。

図1 Slot 1世代のPentium IIIとSocket 370世代のPentium IIIのパッケージの違い

　図1はKatmaiまでのSlot 1 Pentium IIIと、Coppermine以降のSocket 370 Pentium IIIの比較である。Slot 1もSocket 370も、CPUのダイは普通に製造されるが、Slot 1ではそのCPUを基板に載せて、さらに外付けで2次キャッシュ用のSRAMも載せる必要がある。また基板が大柄になるので、これを装着するソケットも大きくなるし、CPUを保持する部品も必要になる。

　部品原価だけを比較しても、Slot 1の構造だと数十ドル余分に必要になるため、これを省いただけでもかなりの節約になる。またSocket 370にしたことでマザーボードに占めるCPUのサイズも若干節約できるので、これによるコストダウンも(わずかとは言え)期待できる。

　にも関わらず「それでもまだ高い」というのは、もっと構造的な問題である。連載28回でも説明したが、当時のインテルプラットフォームはCPUとノースブリッジ＋サウスブリッジ、あるいはCPUと(G)MCH＋ICH、という3チップ構成が必要だった。3チップ構成になるとマザーボードにもそれなりのスペースが必要だし、実装のコストも増えるので小型の製品を作りにくい。「Celeron＋Intel 810＋ICH」という構成もそれなりに安価ではあるのだが、「もっと価格を下げたい」という要望に応えるには不十分であった。

　こうした要求は早い時期にOEM筋からインテルに出ており、これに対するインテルの答えが「ではCPUとGMCHを一体化したチップを作りましょう」であった。今で言うところの「SoC」(System On Chip)で、最近で言えばAtomをベースにした「Tunnel Creek」こと「Atom E600」がこれに相当する。

　図2がTimnaの構成である。もっともSoCの定義(特にSystemの定義)が何かというのは微妙で、単に「CPUに(G)MCHを統合しただけでは不十分」という話もあった。

図2 Timnaの構成

　TimnaをSoCと呼ぶならば、「Athlon 64」以降の全AMDのCPUや、「Nehalem」以降の「Core i」シリーズも全部SoCになってしまう。Timnaの場合、実際にはチップ間インターフェースの「HubLink」経由で「ICH2」を接続しないと単体では動作しないので、「System全部がTimnaに載っているわけではない」とも考えられるからだ。

　定義の話はともかくとして、Timnaの設計目標は「インテルがすでに持っているリソースを再活用して、なるべく低価格となるシステムを作ること」であり、すでにMMX Pentiumの設計で実績を積んでいた、イスラエルのハイファにあるデザインセンターが担当することになった。このTimnaの設計チームが、後に「Banias」こと「Pentium M」のデザインも手がけることになったのは有名な話である。