ロードマップでわかる！当世プロセッサー事情 第114回

忘れ去られたCPU黒歴史　幻の統合CPU Timna

インテルの黒歴史の中でも有名な「Timna」。写真はIDF Spring 2000にて、上級副社長のアルバート・ユー氏(当時)が披露したTimnaの試作品

　今回からはちょっと趣向を変えて、出荷されなかったりキャンセルになったり、出荷されたがほとんど採用されなかったといった、俗に言う「黒歴史」に属するCPUを取り上げたい。

　CPUが黒歴史入りする理由というのは、当然ながら製品ごとに大きく異なる。設計がまずかったものや実装がまずかったもの、そもそもコンセプトが無茶だったものなど、製品そのものに起因するケースもあれば、政治的な理由でお蔵入りになったもの、メーカーが途中で放棄してしまったものまである。

　黒歴史入りした製品は詳細が語られないことが多く、どこまで細かく説明できるかというのは微妙であるが(多分に推定で語るしかない製品もある)、なるべくきちんと説明をしていきたいと思う。

Celeronの低コスト化のために
新コアを先行して投入

Timnaおよび関係するPentium II～IIIのロードマップ

　CPU黒歴史の1回目は、インテルの「Timna」である。Timnaの話は連載60回で簡単に触れているが、今回は詳しく説明しよう。1999年にインテルは「Katmai」コアの「Pentium III」をリリースする。これは0.25μmプロセスで製造された製品で、パッケージも「Slot 1」と呼ばれる大柄なものだったから、性能はともかく価格面では結構高くつくものだった。

　これに引き続き同年10月には、0.18μmプロセスに微細化するとともに、2次キャッシュをオンダイ化してパッケージサイズを縮小し、性能も改善した「Coppermine」コアのPentium IIIが投入される。またCoppermineに先立って、「Mendocino」コアという「Celeron」が、市場に投入されている。

お詫びと訂正：掲載当初、0.13μmプロセスと記載していましたが、正しくは0.18μmプロセスでした。ここに訂正するとともに、お詫びいたします。(2011年8月23日)

　当初インテルは(Katmaiの前身に当たる)「Deschutes」コアから、2次キャッシュを取り去ったものをCeleron(Covington)として市場投入していた。しかし性能が恐ろしく低いうえに、Slot 1を使っている関係であまり安くもなかったため、非常に不評であった。そこでデスクトップ向けに先んじて、若干プロセスを微細化(0.25→0.22μm)するとともに、2次キャッシュをオンダイ化した「Mobile Pentium II」向けの「Dixon」を流用することで、性能を改善したのがMendocinoである。

　このMendocinoに続き、Coppermineコアをベースにキャッシュを半分無効化した「Coppermine-128K」というモデルを投入することで、インテルはCeleronシリーズの原価を大きく下げることに成功した。