ロードマップでわかる！当世プロセッサー事情 第53回

SiSチップセットの歴史 その2

ハイエンド路線には乗れず バリュー向けで終わったSiS

Pentium 4～Core 2世代のSiSチップセットロードマップ

2007年にはインテル向けチップセットビジネスは終了

　新しい製品としては2006年3月に、SiS649に「Mirage 1」グラフィックスコアを統合した「SiS662」がリリースされる。この路線はしばらく継承され、2006年6月には搭載するGPUを「Mirage 3」コアに変更した「SiS671」が、さらに2007年2月には、GPUの動作周波数を若干引き上げた「Mirage 3＋」コアに変更した「SiS672」がリリースされる。

　これらはグラフィックス統合でわかるように、完全にバリュー向け製品だ。バリュー向けならFSBも533MHz/800MHzのみのサポートでよい、と割り切った製品である。ただインテルのCore 2プロセッサーの主流が1333MHz FSBに移行した関係で、1066MHz FSBの製品もバリュー向け扱いとなる。

　これに対応するため、SiS671を1066MHz FSBに対応させた「SiS671FX」が2006年11月にリリースされる。さらに2007年2月には、GPUをMirage 3＋に変更した「SiS672FX」がリリースされるが、ここでインテル向けチップセットは完全に終了となった。

　一応、現時点でもまだSiSはチップセットの提供を続けているし、SiS671のモバイル向けである「SiS M671」がAtom向けに採用されている。だがNVIDIAなどと同様に、SiSはCore iシリーズで必要なQPI/DMIのバスライセンスを取得していない。そのため、対応できるのはあくまでCore 2やAtomの第1世代まで。いわばレガシーのCPUのみであり、今後の展開は難しいところだ。

　またVIAとは異なり、SiSは自社でCPUを持ち合わせてはいないので、この先の展開はまったくないことになる。なお、SiS550のCPUコアについては、台湾DMP Electronics社に完全に売却してしまったようで、すでに自社でのIP提供も行なっていない模様だ。SiSは2009年あたりからSoCデザインサービスを行なっているが、この中で提供されるIPに、CPUコアは含まれていない。

　最後に余談になるが、同社のバス技術である「MuTIOL」についても触れておこう。ロードマップ図では、SiS645以降のすべてで、チップセット間接続に「MuTIOL 1G」というリンクを利用している。これは16bit/533MHzの双方向リンクで、片方向あたり1GB/秒の帯域を持つものだが、当初はともかく昨今ではちょっと性能不足が目立つ。

　もちろんSiSもこのことはよくわかっていた。2005年頃のロードマップを見ると、「SiS966」サウスブリッジまではMuTIOL 1Gを使うが、2005年末にリリースされる「SiS967」なるサウスブリッジからは、MuTIOL 2Gをサポートすることになっていた。これは16bit/1GHzの双方向リンクとなる予定だったが、最終的に消えてしまったようだ。

　真面目にチップセットビジネスを続けるつもりならば、システム全体の性能向上にともなうリンクの強化は必須であろう。これを放棄した時期というのが即ち、SiSがチップセットビジネスそのものを諦めた時期、ということなのかもしれない。

今回のまとめ

・Socket 370時代のSiSは、1998年に「SiS600」をリリース。1999年にはワンチップ化した「SiS630」も投入する。独自のローカルフレームバッファーに「ADIMM」対応したが、あまり利用されなかった。

・P4バスのライセンスも取得し、2001年にはPentium 4用にも進出する。しかし自慢の1チップ構成は、サウスブリッジ側の問題でベンダーに嫌われ、その後は2チップ構成に戻すことに。

・Pentium 4向けの初期は、インテルチップセットをしのぐハイエンドを狙った「SiS655」「SiS R658」なども投入する。しかしDRDRAMの失敗もあり、この路線は立ち消えになる。

・バリュー向けのGPU内蔵型でCore 2プロセッサー世代までは対応するものの、SiSのインテル向けチップセットビジネスは2007年の「SiS672FX」で終了する。