このページの本文へ

インテル、次世代のモバイル向けプラットフォームに関する記者説明会を開催――次世代モバイルCPU“Yonah”はEM64Tに対応しない!?

2005年07月13日 22時18分更新

文● 編集部 小西利明

  • この記事をはてなブックマークに追加
  • 本文印刷
米インテル モビリティ事業本部副社長兼モバイル・プラットフォーム事業部長のムーリー・エデン氏
米インテル モビリティ事業本部副社長兼モバイル・プラットフォーム事業部長のムーリー・エデン氏

インテル(株)は13日、都内にて次世代のCentrinoモバイル・テクノロジについての報道関係者向け説明会を開催。米インテルにてモバイル向けプラットフォームを担当する、モビリティ事業本部副社長兼モバイル・プラットフォーム事業部長のムーリー・エデン(Mooly Eden)氏による講演を行ない、2006年のCentrino対応プラットフォーム“Napa”(ナパ)についての説明を行なった。

エデン氏はまず、世界的なノートパソコンと無線LAN技術の伸びについて触れ、デスクトップパソコンの普及台数が今後は微増(4.4%、2004~2009年の平均成長率予想)と予想されているのに対して、ノートパソコンはその4倍近い(16.5%)伸びが予想されているというリサーチ結果を披露した。インテルのクライアントパソコン向けCPUの比率でも、2007年末に実現を予想された34%という比率が、今年末には達成されるという好調ぶりだという。Centrinoによって普及が加速された無線LANについても、今年には94%の、2007年には100%のノートパソコンに搭載されるという予測を示した。

インテルのクライアント向けCPUに占めるノート向けCPUの比率と、無線LAN搭載ノートの伸びを示すレポート
インテルのクライアント向けCPUに占めるノート向けCPUの比率と、無線LAN搭載ノートの伸びを示すレポート

またエデン氏は、現行世代のCentrinoモバイル・テクノロジ(コード名Sonoma)を採用する製品が150以上に達したのに対して、2006年第1四半期に登場予定の次世代CentrinoであるNapaは、すでに170以上の製品設計に採用されており、Napa登場と同時期には100以上の製品が発表され、Sonoma以上の勢いを見せていると述べた。NapaはSonoma以上に革新的な変化になるとして、市場に大きな変化をもたらすとした。

Napaで導入される新しい製品と技術の要点。CPUはYonah、チップセットのCalistoga、無線LANモジュールGolanなどでNapaプラットフォームは構成される
Napaで導入される新しい製品と技術の要点。CPUはYonah、チップセットのCalistoga、無線LANモジュールGolanなどでNapaプラットフォームは構成される

Napaプラットフォームは過去にも発表されたように、ノート向け初のデュアルコアCPU“Yonah(ヨナ)”、改良されたグラフィックス機能を内蔵するチップセット“Calistoga(カリストガ)”、より小型化された無線LANモジュール“Golan(ゴラン)”などで構成される。エデン氏はNapaプラットフォームの特徴を、「妥協のない性能」「薄型軽量のフォームファクター」「バッテリー持続時間の延長」「Wi-Fi対応によるリモートアクセス」といった言葉で示した。Napaに実装される個々の技術については簡単な解説に止まったが、CPU内部命令の変換の改良により、マルチメディアアプリケーションのパフォーマンスを改善させる“インテル・デジタル・メディア・ブースト”、デュアルコアCPUに対応した新しい省電力機能“インテル・ダイナミック・パワー・コーディネーション(DPC)”、ハードウェアによる仮想マシン技術“インテル・バーチャライゼーション・テクノロジ”などが実装されることが示された。

次世代モバイルCPU“Yonah”の主な仕様とブロック図 Yonahのダイ写真。上側左右がCPUコアで、中央がバスインターフェースユニット、下半分は2MBのキャッシュメモリー
次世代モバイルCPU“Yonah”の主な仕様とブロック図Yonahのダイ写真。上側左右がCPUコアで、中央がバスインターフェースユニット、下半分は2MBのキャッシュメモリー

Napaの中でも特に重点を置いて説明されたのが、CPUのYonahであった。Yonahは65nmプロセスで製造されるインテル初のモバイルCPUとなるPentium M系列のCPUで、1チップに2つのCPUコア、2MBの共有2次キャッシュメモリー、667MHzシステムバスなどの特徴を備えている。トランジスター数は1億5160万個にものぼり、現行のPentium M(コード名Dothan)の7700万個のほぼ倍になっている。デュアルコアによるマルチスレッド性能の向上はすでに知られた話題で、Yonahでもそれは同様だが、エデン氏がYonahで特に強調したのは、共有2次キャッシュによるパフォーマンスの向上であった。“インテル・スマート・キャッシュ”と呼ぶこのキャッシュ技術についてエデン氏は以下の特徴を示した。

     
  • 1つのコアだけが動作している場合でも、残るコアがキャッシュすべてにアクセス可能
  •  
  • 2つのコアで共有するデータにアクセスできるため、コアごとに分離されたキャッシュの場合と異なり、バストラフィックの軽減とパフォーマンス向上が可能
  •  
  • “DCU(Data Cache Unit)データ・プリフェッチャ”と“ディーパー・ライト・アウトプット・バッファ”によるキャッシュ性能向上
  •  
  • コアごとのキャッシュの使用割合をダイナミックに行なう“共有バス・ルータ”
  •  
  • “バンドワイズ・アダプテーション・バッファ”により、2コア動作時のキャッシュ帯域を2倍に

Pentium DやAthlon 64 X2などは、CPUコアごとに2次キャッシュを備えている。しかしこの場合、一方のCPUコア側のキャッシュ内データをもう一方のCPUコアが利用するには、いったんCPUコア~システムバス~メインメモリーを経由したアクセスが必要になる。これはパフォーマンスの低下をもたらす。共有キャッシュならばそういうことは起こらないというわけで、エデン氏はメインメモリーを経由する場合と比べて2~3倍以上の高速化になると述べた。またDCUデータ・プリフェッチャによるアドバンスドプリフェッチにより、CPUコアがアクセスしそうなデータを予測してあらかじめキャッシュ内に取り込んでおくことで、パフォーマンス向上を実現するとした。

Yonahのパフォーマンス向上に大きく寄与するとみられる“スマート・キャッシュ”の特徴
Yonahのパフォーマンス向上に大きく寄与するとみられる“スマート・キャッシュ”の特徴

またCPUコアごとのキャッシュの使用割合は“共有バス・ルータ”によりダイナミックに割り当てられる。片方のCPUコアがキャッシュの効きにくいマルチメディアアプリケーションの演算スレッドを走らせている場合などに、もう一方のCPUコアに多めにキャッシュを割り当てることで、全体のパフォーマンスを若干向上させる、といった使い方が考えられそうだ。バンドワイズ・アダプテーション・バッファについては詳しい説明はなかったが、2つのCPUコアからのキャッシュアクセスの競合によるパフォーマンス低下を防ぐ機能のようだ。また新しい機能として、1つのCPUコアが省電力機能によってスリープ状態にある場合、そのCPUコア内の1次キャッシュにあるデータを2次キャッシュに書き出してからスリープすることで、もう片方のCPUコアがそのデータにアクセス可能にするという仕組みを実装していることも公表された。

エデン氏はインテルが考えるモバイルパソコンのバッテリー持続時間の目標を、“1回の充電で8時間動作”にあるとした。昨年はこの目標を達成できるのは“2010年までに”とされていたそうだが、CPUのみならずプラットフォーム全体での省電力化により、2008年へと前倒しされたという。エデン氏は1回で8時間を実現する目安として、「1、2、6」という数字を挙げた。CPUで1W、チップセット類で2W、トータルで6Wの平均消費電力を実現することで、性能を向上しながら手頃な価格のノートパソコンでの8時間駆動を実現できるということだ。またソフトウェア開発者とも協力することで、CPUがスリープモードに入るのをソフトウェアが邪魔することのないようにして、“モバイルに優しくないアプリケーション”を改善する必要性を唱えた。

ノートパソコンのバッテリー持続時間の伸びの予測グラフ。去年は“2010年に実現”と予想されていた1回充電で8時間持続は、2008年に前倒して実現できるという ノートパソコン内の各コンポーネントの、消費電力目標の変化。インテルの土俵である半導体だけでなく、液晶パネルやメモリーチップでの低消費電力化にも目標を示している
ノートパソコンのバッテリー持続時間の伸びの予測グラフ。去年は“2010年に実現”と予想されていた1回充電で8時間持続は、2008年に前倒して実現できるというノートパソコン内の各コンポーネントの、消費電力目標の変化。インテルの土俵である半導体だけでなく、液晶パネルやメモリーチップでの低消費電力化にも目標を示している

講演後の質疑応答で、「YonahではEM64T(IA-32CPUの64bit拡張技術)に対応するのか」という質問に対してエデン氏は、「対応しない」というある意味驚きの答えを示した。理由は明快で、64bit技術実装のためのトランジスター数の増加(エデン氏は何百万も必要と述べた)と、バッテリー持続時間のトレードオフの結果であるとのこと。クライアントサイドには64bitアプリケーションがほとんどない現状で、EM64TサポートのためにCPUのトランジスター数を増加させてバッテリー持続時間を短くしてしまうのは、得策ではないという判断だ。報道陣からは「64bitアプリケーションの普及の妨げになるのではないか」という疑問も投げかけられたが、バッテリー持続時間減少と引き替えにすることを正当化できるほどは、64bitアプリケーションがまだない。64bitアプリケーションのエコシステムの立ち上げが進めば、いずれサポートされるとの見方を示した。

インテルの今後のモバイルプラットフォームについては、8月23日~25日に米国サンフランシスコで開催される開発者向け会議“Intel Developers Forum Fall 2005”にて、新たな情報が公開されるとのことだ。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン