先週の続きで今週もRISC-Vの話をするつもりだったのだが、SC23がコロラド州デンバーで開催され、これにあわせてTOP500のリストも更新された。ということで長らく懸案になっていたAuroraがついにランクインしたため、急遽予定を変更してこちらを解説する。
AuroraはTop500のランキング2位
トップを維持したFrontierの半分の性能
Auroraは今年5月に行なわれたISC 23のタイミングでは、スパコン性能ランキングとなるTOP500にまだエントリーしなかったという話は連載723回で説明したとおりである。今回はきちんとエントリーされたので、分析の前にまずは結果から伝えよう。
そのAuroraであるが、ランキング2位である。下の画像はTop 4までの抜粋であるが、ラフに言ってトップを維持したFrontierの半分の性能しかない。それでもやはり今回新規にランクインしたマイクロソフトのEagleを上回る数字だし、富嶽の性能は抜いているので、それなりに面目は立ったと言えなくもないが、いろいろな意味で問題がありすぎる。
ちなみにこの585.34PFlopsという数字、Ian Cutress博士によれば「システムの半分を稼働させている」のだそうだ。後で数字を検討するが、コア数やRpeak(理論性能)が明らかに所定のものと異なっている。したがって、フルシステムではもう少し性能があがり、1170PFlops程度になるものと思われる。それでもFrontierには届かないのだが。
Aurora isn't #1. The PF for power isn't good. This int a full system run, I think he said half with little optimization. Still expecting 2EF when full #Top500#SC23#iamhpcpic.twitter.com/BOW4sXwylc
— 𝐷𝑟. 𝐼𝑎𝑛 𝐶𝑢𝑡𝑟𝑒𝑠𝑠 (@IanCutress) November 13, 2023
さて、インテルはプレスリリースで第2位になったことをアピールしているが、控えめに言っても結果は大惨事である。具体的に言えば以下のとおり、もうなにから手を付けて良いのか、という感じではある。
(1) 7月の時点で75%の機材が最終構成に合わせて更新されたにもかかわらず、いまだにフルシステムでの稼働ができていない。
(2) 半分のシステムにもかかわらず、この時点で消費電力は24.6MWに達している。
(3) 半分のシステムで理論性能は1059.33PFlopsなのに、実効性能はたったの585.34PFlopsに過ぎない。

この連載の記事
-
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ - この連載の一覧へ