ロードマップでわかる!当世プロセッサー事情 第736回
第6世代XeonのGranite Rapidsでは大容量L3を搭載しMCR-DIMMにも対応 インテル CPUロードマップ
2023年09月11日 12時00分更新
Granite Rapidsではコアあたり4MBの
大容量3次キャッシュを搭載
先ほど次々世代XeonとしてSierra ForestとGranite Rapidsの名前を挙げたが、それを明確にしたのが下の画像だ。
構造的にはSapphire Rapidsとよく似ており、縦横のメッシュの交点にCPUコア+2次キャッシュ、それとLLC(3次キャッシュ)とSF(Snoop Filter)とそれを接続するCHA(Caching and Home Agent)から構成される。
コアあたり4MBというのはかなりのサイズで、例えば60コアのSapphire Rapidsがコアあたり1.875MBとずいぶん刻んできたのに対し、猛烈な大盤振る舞いと言えなくもない。2次キャシュの2MB/コアはSapphire Rapidsと変わらないが、これで3次キャッシュより2次キャッシュの方が大きいという逆転現象から解放された格好である。
この大容量3次キャッシュを搭載した理由は2つあると思われる。1つはMilanやGenoaなど、EPYCへの対抗である。EPYCは4MB/コアの3次キャッシュを搭載しており、さらに3D V-Cache搭載のMilan-XやGenoa-Xは12MB/コア相当の容量となる(いくつかのSKUでは3次キャッシュを有効にしたままコアを無効にすることで、24MB/コアの容量が実現している)。
なんでもかんでも大容量3次キャッシュの効果があるわけではないという話は連載725回のGenoa-Xの折にしているが、逆に言えば確実に効果がある用途も存在する(特にHPCなどでこれが顕著である)ことを考えると、Milan-XやGenoa-Xにはおよばないにしても、Milan/Genoa同様に4MB/コアを実現したいというニーズは高かったのだろう。
大容量3次キャッシュを搭載したもう1つの理由は「それが可能になったから」である。プロセスの微細化もあり、同じ面積であればSapphire Rapidsより多いコア数を搭載できるし、コア数が変わらなければより大容量の3次キャッシュを搭載できる。
前のページで掲載した画像に戻るが、Granite Rapidsは最大12chのDDR/MCR-DIMMを装着できるとしている。その脇の図を見ると、コンピュート・チップレットあたり4chのDDR/MCR-DIMMが出ていると想像できる。ここから、コンピュート・チップレットそのものは最大3つの構成と予想できる。
コア数はまだ未公開だが、最大132コア構成という話が伝わってきており、つまりコンピュートタイルあたり44コア構成になる。かなり大きいチップレットに見えるかもしれないが、そうでもない。Sapphire Rapidsの内部構造は連載702回で説明したが、ダイの構成写真から見ると、Sapphire Rapidsに入っていたPCIeやCXL、UPIのブロックはGranite Rapidsでは不要である。
したがって、同じダイサイズでもコアが19個は確保できる。上の写真では5×4で20個のブロックだったが、一段増やして6×4にすればコアが23個+DDR5×2ch。それを2つ横に並べれば、コア46個+DDR5×4chの計算になる。
こんなに大きなコアでは800mm2に達するわけだが、それはIntel 7を使った場合であって、Intel 3を使えば計算上は600mm2程度に収まる計算だ。実際には3次キャッシュが増える分、ブロックのサイズはもう少し大きくなるだろうが、700mm2程度には収まると見られる。
これは従来のSapphire Rapidsのソケット(LGA4677)には入りきらないかもしれないが、Granite Rapids世代では一回りから二回り大きいLGA7529が使われると伝えられており、これなら問題ないだろう。
ここでコンピュート・チップレットあたり22コアくらいに収めて、その分チップレットの数を6個に増やす(あるいはチップレットあたり11コアで12チップレットだろうか)というのがAMDの流儀であるが、インテルは露光できる限界にチャレンジするのが流儀らしいので、おそらくこんな構成になるものと思われる。
ちなみにSierra Forestも仕組みとしては同じであり、こちらは最大144コアなので、チップレットあたり48コアとなる計算だ。

この連載の記事
-
第852回
PC
Google最新TPU「Ironwood」は前世代比4.7倍の性能向上かつ160Wの低消費電力で圧倒的省エネを実現 -
第851回
PC
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ -
第850回
デジタル
Zen 6+Zen 6c、そしてZen 7へ! EPYCは256コアへ向かう AMD CPUロードマップ -
第849回
PC
d-MatrixのAIプロセッサーCorsairはNVIDIA GB200に匹敵する性能を600Wの消費電力で実現 -
第848回
PC
消えたTofinoの残響 Intel IPU E2200がつなぐイーサネットの未来 -
第847回
PC
国産プロセッサーのPEZY-SC4sが消費電力わずか212Wで高効率99.2%を記録! 次世代省電力チップの決定版に王手 -
第846回
PC
Eコア288基の次世代Xeon「Clearwater Forest」に見る効率設計の極意 インテル CPUロードマップ -
第845回
PC
最大256MB共有キャッシュ対応で大規模処理も快適! Cuzcoが実現する高性能・拡張自在なRISC-Vプロセッサーの秘密 -
第844回
PC
耐量子暗号対応でセキュリティ強化! IBMのPower11が叶えた高信頼性と高速AI推論 -
第843回
PC
NVIDIAとインテルの協業発表によりGB10のCPUをx86に置き換えた新世代AIチップが登場する? -
第842回
PC
双方向8Tbps伝送の次世代光インターコネクト! AyarLabsのTeraPHYがもたらす革新的光通信の詳細 - この連載の一覧へ














