ロードマップでわかる!当世プロセッサー事情 第618回
COMPUTEXで発表した積層技術3D V-Cacheは性能向上と歩留まりを改善する新兵器 AMD CPUロードマップ
2021年06月07日 12時00分更新
進化していく3次元積層技術
CoWoSに続く第2世代がInFO(Integrated Fan-Out)である。こちらはPC向けにはあまり利用されず、主にスマートフォンなどのモバイル機器向けのものだ。InFOを最初に採用したのがアップルという噂があるが公式には未公表である。構造は下図のようになる。
SoCの上にDRAMを積層する、今度こそ真の3D構成になったわけだ。この方式では、従来と同じチップの作り方をしながら3D積層が可能になる。ただしSoCの上にDRAMが配されることになるので、あまりSoCの消費電力が多い(=発熱が多い)とDRAMが安定稼働しなくなる。その意味ではモバイル機器など消費電力の低いSoCでないと使いにくい技術である。
まずSoCからの配線はRDL(Re-Distribution Layer:再配線層)にMicroBumpで接続される。このRDL、構造的にはCoWoSのシリコン基板に近いが、次に出てくるTIVと接続するために若干違うものになっている。
さて、外部へのピンや電源/GNDなどはそのままRDL経由で一番下のBumpを経てパッケージに接続される格好だが、DRAMへの配線はRDLの両端に立てられたTIV(Through InFO Via)と呼ばれる縦方向の配線につながる。このTIVの反対側はDRAMチップの端子につながるという構造だ。
なお、図ではDRAMのサイズにRDLを合わせているが、RDLをもう少し大きくすれば、積層数をさらに引き上げることもできる。実際TSMCは2017年のSymposium on VLSI TechnologyでこのInFOを発表したが、その際には4つのチップをInFOを使って積層した場合の構成を紹介している。
InFOも今はさらに発展し、図の構成のInFO_PoP(Package on Package)の他に、5Gアプリケーションなどに向けてより配線密度を上げたInFO_oS(InFO on Substrate)も登場している。
ちなみにこのInFOに相当するインテルの技術がFoverosと目されている。インテルはFoverosに関してあまり細かい話を説明していないが、機能的に見ればほぼInFoに近いとみられる。ただしInFOとは逆に、むしろ省電力でサイズの大きなチップを下に置く形になっている。
ということで、いよいよ第3世代であるSoICだ。ここまでの世代は、SoCには手を入れない(もちろんMicroBumpへの対応などはあるので、まるっきり既製品のままというわけにはいかないが)形での3D積層を模索していたが、この第3世代ではチップ内にTSV(Through Silicon Via:シリコン貫通電極)を実装することで、チップの真上にチップを積層することを可能にする技術である。
もともとTSVそのものは以前からずっと実用に向けて研究開発が進んでいたが、どうしても高コストになるということでなかなか普及しなかった。TSVを埋め込むのにも、正確に位置合わせして2つのチップを張り合わせるのにも高度な技術が必要であり、歩留まりもそれほど良くなかったからだ。
ただDRAMの世界ではDDR4世代で3DS(3D Stacking)やHBM/HBM2など、内部的にはTSVを利用した製品は量産されており、これをどのタイミングでロジックに持ってくるのかという感じであったが、TSMCが先鞭をつけた格好だ。
構造そのものは下図のようになる。SoCにTSVを埋め込み、ここで2つのチップ間の通信をする仕組みである。外部との接続は、一番下のSoCに通常のBumpが配されており、これ経由ということになる。
ここで肝になるのが、2つのSoCをどうつなげるかという話だが、TSMCの論文によればSoIC Bondなる謎の接続技術が開発されており、これを利用することで可能になったとする。本当に接着剤の類ではないとは思うのだが、ここがノウハウの部分だけにTSMCも今のところ詳細は説明していない。
ただTSMCによれば、このSoIC Bondはキャパシタ(静電容量)がほぼゼロに近いとされ、このためCoWoSなどに比べてもずっと効率が良いとされる。論文によればCoWoSと、従来考えられていたTSV+MicroBump、それと今回のSoICを比較した場合の特性は下のようになるとする。
3次元積層技術の特性 | ||||||
---|---|---|---|---|---|---|
CoWoS | TSV+MicroBump | SoIC | ||||
配線密度 | 0.8x | 1.0x | 16.0x | |||
転送速度 | 0.01x | 0.1x~1.0x | 3.7x~11.9x | |||
消費電力 | 22.9x | 1.0x~3.7x | 0.05x~0.6x |
ここでTSV+MicroBump、およびSoICで幅があるのは、チップの表面同士をつなげるか、表裏でつなげるかで差が出てくるからで、数値の基準はチップ表面同士の接続となるTSV+MicroBumpで、これを1.0倍とした際の数字となっている。
SoICは、従来考えられていたTSVと比較しても16倍の配線密度と4~12倍の転送速度を実現しつつ、1bitを転送するのに必要な消費電力は0.05~0.6倍と極めて低くなっている。
ちなみに、インテルはまだこれに相当する技術を明らかにしていない。強いて言えばFoverosがそれに該当するのかもしれないが、このあたりはインテルがもう少しFoverosの技術的な要素を公開してくれないと判断できない。
![](/img/blank.gif)
この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ