フラッシュメモリーを流用して
Analog Computerに仕立て上げる
もう1つは、データは移動してナンボという話である。自分の計算結果をそのまま次の演算で使う場合には、この方式は極めて効率が良い。ところが、それこそAI推論のように毎サイクル異なるデータの演算を行なう場合、結果としてデータのメモリー間移動が発生することは避けられない。つまり
メモリー→キャッシュ→レジスター→演算器→(計算)→レジスター→キャッシュ→メモリー
という流れが、以下に削減されるだけである。
メモリー→キャッシュ→演算セル→(計算)→キャッシュ→メモリー
この場合、メモリー→キャッシュやキャッシュ→レジスターあるいは演算セルのデータ移動の消費電力がはるかに大きいので、レジスターを減らすことで消費電力を多少減らせるとしても、それほど大きいものではない。
少なくともIn-Memory Computingを採用することで複雑化する内部構造や演算の制約などのデメリットに見合うだけの消費電力削減効果は期待できないということだ。
これをMythicはどうしたか? という話はあとに回すとして、最大のポイントがAnalog Computingである。Mythicは2018年のHot Chips 30において“Analog Computation in Flash Memory for Datacenter-scale AI Inference in a Small Chip”という講演を行なっているが、彼らのアイディアは2次元構造にしたフラッシュメモリーを流用して、そのままこれをAnalog Computerに仕立て上げるというものだ。
以前V-NANDの解説に絡んでフラッシュメモリーの構造を解説したことがあるが、Floating Gateと呼ばれる領域に電荷をため込むことで、これをメモリーセルとして利用する方式である。
構造そのものは、WL(Word Line)とBL(Bit Line)の交点にFloating Gateのセルを1つずつ置く形である。このセルに、ネットワークの重みをあらかじめロードしておく。つまりこのMatrix Multiplying Memoryと呼ばれるものは、これそのものがネットワークの重みを格納できるメモリーになるわけだ。
さて、このセルは可変抵抗として扱える。セルとはいっても構造的にはMOSFETであり、MOSFETはVds(ドレイン/ソース間電圧)がVgs-Vth(ゲート/ソース間電圧-閾値電圧)より低い間は、線形の抵抗として機能する。すると、オームの法則(電圧=電流×抵抗)を変形させて(電流=電圧÷抵抗)利用して乗算と加算ができることになる。
入力データはDAC(Digital Analog Converter)を利用して値を電圧に変換して、Matrix Multiplying Memoryにかけてやると、それぞれのメモリーセルの値の逆数に比例する電流が斜め方向に流れることになる。これが乗算だ。
そして最終的にADCで受けるのは、複数のセルから流れてきた電流の合計値であるから、ここで加算ができることになる。
ここで問題になるのはR、つまり個々のメモリーセルを利用した抵抗の精度である。SLCだと0か1の1bit、MLC/TLC/QLCでもそれぞれ2/3/4bitだから、最大でも16レベルでしかない。ただこれはMLC/TLC/QLCと同じく、継ぎ足しを行なえばもっと多値化が可能になる。
実際Mythicでは8bit演算を可能にしているから256レベルの値を保持できることになる。もっともさすがにこれを1個のメモリーセルで実現するのは難しいので、Mythicでは2つのメモリーセルをペアにし、2つのセルの値の差で-128~+128までを保持するようにしている。
こういうことをするとメモリーセルの寿命が気になるかもしれないが、フラッシュメモリーそのものと違い、そもそも書き込みを煩雑におこなったりする使い方ではない。端的に言えば、あるネットワークをロードするときに1回、それぞれのWeightをロードしたら、別のネットワークをロードするまでの間、そのセルを書き換える必要がないからだ。
もちろん大規模なネットワークを無理やりロードしようとしたら、毎回メモリーセルの内容を書き換える必要があり、これはおそらくメモリーセルの寿命を加速度的に縮めることになる。ただMythicのIPUはそこまで大規模なネットワークを扱う予定はないし、そもそも演算器といってもただのフラッシュメモリーだから、通常のプロセッサーよりもはるかに高い演算密度を実現できる。
この連載の記事
-
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU -
第797回
PC
わずか2年で完成させた韓国FuriosaAIのAIアクセラレーターRNGD Hot Chips 2024で注目を浴びたオモシロCPU -
第796回
PC
Metaが自社開発したAI推論用アクセラレーターMTIA v2 Hot Chips 2024で注目を浴びたオモシロCPU -
第795回
デジタル
AI性能を引き上げるInstinct MI325XとPensando Salina 400/Pollara 400がサーバーにインパクトをもたらす AMD CPUロードマップ -
第794回
デジタル
第5世代EPYCはMRDIMMをサポートしている? AMD CPUロードマップ -
第793回
PC
5nmの限界に早くもたどり着いてしまったWSE-3 Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ