このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第451回

いまさら聞けないIT用語集 フラッシュメモリーの積層技術3D V-NAND

2018年03月26日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

 今回のお題は3D V-NAND。結論から言えば「Samsungの商標です」で終わりなのだが、これで終わらせると編集部から石が飛んできそうなので、もう少し細かく紹介する。

フラッシュメモリーの積層技術「3D V-NAND」

V-NAND自体が立体構造なのに
それに3Dが付く謎

 そもそも、3D V-NANDという言い方は変である。というのは、V-NANDがVertical NANDの略であり、ここに3Dをさらに付けたものを無理に日本語化すると「3次元立体構造NAND」的な表現になる。

 だいたい、3DでないVertical NANDがあるのか? というともちろんそんなものはない。実際Samsung自身は「公式には」“3D”をつけずに、ただのV-NANDとして表現している。

 では非公式では? というと、量産型第一世代のV-NANDについて2014年にISSCC(International Solid-State Circuits Conference:国際固体素子回路学会)に同社が論文を発表した際のスライドの一枚がこちら。

グラフの趣旨はPlaner(2次元構造)に比べて、3D構造にすると微細化しなくても容量が増やせるから楽ですよ、ということでそれを強調するために3Dを入れたのだろうが……

 ちなみに論文のタイトルは“A 128Gb 3b/cell V-NAND Flash Memory with 1Gb/s I/O rate”でどこにも3Dが出てこないのだが、発表のスライドで使っていれば、それは言葉が普及しようというものである。

 Samsungは2017年のISSCCでは“A 512Gb 3b/cell 64-Stacked WL 3D NAND Flash Memory”というタイトルの論文を発表しているのだが、これがIEEEに収録される時には“A 512Gb 3b/cell 64-stacked WL 3D V-NAND flash memory”に変わっていて、それで特に問題もないあたり、もう3D V-NANDという呼び方をSamsung自身が黙認している状況に近いのではないかと思う。とりあえず本稿では以後V-NANDで通すことにする。

容量を増やすとセルの寿命が縮む
NAND Flashの構造

 Samsungが量産している3D NAND FlashがV-NANDというわけで、これはそもそもSamsungの商標であるが、では3D NAND Flashは通常のNAND Flashとなにが違うのだろうか? その話の前準備として、簡単にNAND Flashの構造をおさらいしておく。

 下図が、NAND Flashの構造の模式図(これをセルと呼ぶ)である。この中で、フローティングゲートと呼ばれる部分が、電荷を格納する部分である。要するにこの中に電荷が格納されていれば1、格納されていなければ0となる。

NAND Flash(セル)の構造

 この読み出しは簡単で、電荷が入っているとソースからドレインに電流が流れる。ところが電荷が入っていなければ電流が流れない。したがって、電流が流れるか否かで0と1が簡単に判別できるという仕組みだ。

 ちなみに0/1は、いわゆるSLC(Single Level Cell)の方式である。これでは容量があまり稼げないということで、最近はMLC(Multi Level Cell:0/1/2/3)や、TLC(Triple Level Cell:0~7)の製品が主流になっており、さらにベンダーはQLC(Quad Level Cell:0~15)を現在開発中である。

 1つのセルに複数の値を保持させようとしているわけだが、原理そのものは簡単でフローティングゲートに格納する電荷の量を2/4/8/16段階に調整する。これに応じてソースからドレインに流れる電流が変化するので、その変化を捉えて値を読み出そうという仕組みだ。

 ただ、実はこうした多値化はそのままセルの寿命低減をもたらす。話をSLCに戻すと、読み出しそのものではあまり劣化は生じない。問題は書き込み(0→1)と消去(1→0)である。

 フローティングゲートに電荷を蓄えるためには、制御ゲートに高電圧(20V程度)、ドレインに0Vをかければいい。すると、ドレインから電荷がトンネル酸化膜を突き抜けてフローティングゲートに集まる。

 逆に消去する場合、制御ゲートに0V、ソースに高電圧をかければいい。すると電荷はフローティングゲートからソース側に流出して空になる。トンネル酸化膜は一種の絶縁体であるが、電荷が絶縁体を飛び越えて移動する現象は、トンネル効果の一種で「ファウラ・ノルドハイム・トンネル」と呼ばれている。

 さて、ここでトンネル効果の物理的な側面を長々と説明するつもりはないのだが、何度も電子が酸化膜越しに出入りを繰り返すと、当然酸化膜はボロボロになっていく(格子欠陥と呼ぶ)。この結果として、ある程度ボロボロ度が進むと、ある時に絶縁膜に大穴が開いてしまい、もう酸化膜が絶縁体の役を果たさなくなる。これがセルの寿命である。

 この寿命がどのくらいか、というのは製品やプロセスにもよるが、一般にSLC NANDだと数十万回の書き込み寿命があるとする。これがMLCだと1桁減って数万回、TLCだと数百~数千回、QLCは数十~数百回などと言われているのは、書き込み方に問題があるためだ。

 例えばSLC NANDでは0か1だが、MLC NANDでは0~3(実際は0/0.25/0.5/0.75)ということになる。これを一発で書き込むのは難しいので、例えば0.75ならまず0.5を1回書き込み、ついで0.25を継ぎ足しするという2回の書き込みになる。

 TLCなら0.5/0.25/0.125、QLCなら0.5/0.25/0.125/0.0675を連続して書き込むわけで、その分急速に酸化膜が劣化し、結果として短い寿命につながっていく。

 余談だが、この複数回の書き込みが必要、という特性はそのまま書き込み時間の増加=書き込み速度の低下につながる。また読み込みについても、2値ならそれなりに高速だが、4/8/16値ともなると、そもそも読み出しの値の差が少ないので、後処理(主にエラー訂正周り)でいろいろ細工をしてやらないといけないこともあり、その分やや遅くなる。

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン