5LPEでは7LPPと比べて
面積を0.7倍に、消費電力を0.8倍にできる
さて、ここまでは現状の話であり、ここからは今後の話である。前回、7nmプロセスを使った製品について、Ampereというコード名の製品が用意されているという話をしたが、これは前回も推察した通り、Voltaの後継となる模様だ。要するにTeslaシリーズのHPC向けである。
そして、これとは別にもう1品種、7nmでの開発が進んでいる。ただしこちらもデスクトップ向けではない。
やや話が飛ぶが、今年10月にサンノゼで開催されたArm TechCon 2019の中に、ARMと半導体ベンダーのCadence、それとSamsung Foundryの3社による共同テクニカルセッションがあった。
このテクニカルセッションのテーマは5nm世代のARMコアであって、ARMの次世代コア(Hercules)をSamsungの次のメジャーノードである5LPEに対応させるための環境やタイムラインについて紹介したものである。
それはともかくとして、この5LPEの特長などがSamsung Foundriesによって語られているのだが、5LPEは基本的に7LPP、つまりEUV(極端紫外線)を利用する第一世代の設計をそのまま踏襲しながら、性能を最大で1.1倍に、面積を0.7倍に、そして消費電力を0.8倍にできるとしている。
具体的に、7LPPと5LPEの2つのプロセスのパラメーターをもう少し詳細に説明したのがこちらである。
7LPP→5LPEでは、7LPPがMixed Diffusion Break、5LPEがSingle Diffusion Breakとなっている。Diffusion Breakとはなにかというと、インテルではDummy Gateと呼んでいるものである。
連載419回の中で解説した画像がわかりやすいが、1つのセルの両端にDummy Gateを設けるのがDouble Dummy Gate、あるいはDouble Diffusion Breakと呼ばれる方式、2つのセルの間で1つのDummy Gateを共有するのがSingle Dummy GateあるいはSingle Diffusion Breakと呼ぶ。
ではMixed Diffusion Breakは? というと、PMOSはSingle Diffusion Break、NMOSはDouble Diffusion Breakを利用するという折衷タイプの構成であり、これを利用してNMOS側にストレスをかけることで性能を上げる(歪トランジスタ的な効果をおよぼす模様)ものだが、Dummy Gateが1つ余分に必要な分、若干エリアサイズは増える。これをSingleにすることでエリアサイズの削減が可能になる、という仕組みである。
ただ一番大きいのは一番下にあるStandard Cellの構成で、7LPPが7.5トラック構成なのが、5LPEでは6トラックに減る。これにより、Standard Cellの面積は20%ほど削減される形だ。
連載419回で解説したDummy Gateの画像では30%の面積削減としているが、このうち20%はこのStandard Cellの縮小で実現されていると見られる。
ただ、この20%削減がそのまま「ダイサイズも20%削減になる」とならないのは、Standard Cellを縮小すると、当然1つのStandard Cellで収まらないロジックが増えるからだ。つまりトータルで面積が減るかどうかは設計次第となる。
一般論的に言えば、比較的簡単なロジックについてはトラック数に比例して面積が減る一方、複雑なロジックではセル数が増えるものの、セル自身の面積が小さくなっているので、トータルではやや面積縮小となることは多いが、20%減るケースはまれだろう。
先の画像のキャプションで「Block level」の定義に起因すると書いたのはこれが要因である。今のところSamsungの言う「Block level」の定義がよくわからないが、これは理論値であって実際にはここまで面積は減らないと考えたほうがいい。

この連載の記事
-
第852回
PC
Google最新TPU「Ironwood」は前世代比4.7倍の性能向上かつ160Wの低消費電力で圧倒的省エネを実現 -
第851回
PC
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ -
第850回
デジタル
Zen 6+Zen 6c、そしてZen 7へ! EPYCは256コアへ向かう AMD CPUロードマップ -
第849回
PC
d-MatrixのAIプロセッサーCorsairはNVIDIA GB200に匹敵する性能を600Wの消費電力で実現 -
第848回
PC
消えたTofinoの残響 Intel IPU E2200がつなぐイーサネットの未来 -
第847回
PC
国産プロセッサーのPEZY-SC4sが消費電力わずか212Wで高効率99.2%を記録! 次世代省電力チップの決定版に王手 -
第846回
PC
Eコア288基の次世代Xeon「Clearwater Forest」に見る効率設計の極意 インテル CPUロードマップ -
第845回
PC
最大256MB共有キャッシュ対応で大規模処理も快適! Cuzcoが実現する高性能・拡張自在なRISC-Vプロセッサーの秘密 -
第844回
PC
耐量子暗号対応でセキュリティ強化! IBMのPower11が叶えた高信頼性と高速AI推論 -
第843回
PC
NVIDIAとインテルの協業発表によりGB10のCPUをx86に置き換えた新世代AIチップが登場する? -
第842回
PC
双方向8Tbps伝送の次世代光インターコネクト! AyarLabsのTeraPHYがもたらす革新的光通信の詳細 - この連載の一覧へ











