X570チップセットに
第2世代Ryzenを載せたときの挙動
次にチップセット周りについて。連載513回の最後で、X570に第2世代Ryzenを装着した場合にどういう振る舞いになるのか、という点が不明だとしたのだが、これについて確認が取れた。
まず上の画像の(A)にあたるUSB 3.2 Gen2×4であるが、これは第2世代Ryzenを搭載した場合、USB 3.1 Gen1相当(USB 3.2 Gen1といっても良いが、要するにUSB 5Gbps相当)にダウンするとのこと。
次いで(B)の、1×4 NVMeに関しては第2世代Ryzenでは無効になるという話であった。おそらくではあるが、第2世代RyzenのCPUピンにはそもそもこの1×4 NVMe向けのPCIeの信号が出ていないのではないかと思われる。
またGPU接続用のx16のPCIeレーンも、X570との接続用のx4 PCIeレーンも当然Gen3相当になり、この場合X570から出るPCIeもすべてGen3相当になるという話だった。
ただこの場合でも、チップセットから出る8ポートのUSB 3.2 Gen2ポートはそのままUSB 3.2 Gen2として有効とのことであった。これは妥当な構成なのではないかと思われる。
メモリーはDDR4-5133まで可能
チップセットの話が出たところでついでにメモリーコントローラーの話もしておこう。第3世代Ryzenは、定格がDDR4-3200まで、という話は連載513回でレポートしたが、実際はというとDDR4-4200あたりまでは軽く行けて、DDR4-5133までは可能という説明があった。
ここに出てくる1:1Modeと2:1Modeであるが、これはメモリークロックとインフィニティーファブリックのクロック比である。
前回の記事の図で、I/Oチップレット(cIOD)側を見ると、メモリーのクロック(memclk)とメモリーコントローラーのクロック(uclk)、それとデータファブリックのクロック(fclk)が別々のクロックソースになっていることが示されている。
1:1 Modeの場合、memclkとuclkが連動し、ということはuclkとfclkも連動するために、あまりmemclkを上げすぎるとインフィニティーファブリックのスピードが上がりすぎて動作しなくなる。
そこでDDR4-3866(つまりmemclkが1933MHz)以上の場合、uclkとfclkの比を2:1にすることで、インフィニティーファブリックの速度が上がりすぎないようにできるという話である。これを利用すれば、DDR4-5133も夢ではないというわけだ。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ