ロードマップでわかる！当世プロセッサー事情 第321回

スーパーコンピューターの系譜　SMP＋SMTに似た独自構成のTera MTA

同じ1997年に発売された
Pentium IIより高性能

　プロセッサーに話を移すと、内部は“Stream”という単位で管理される。これは1つのスレッドのハードウェアコンテクストを管理する単位で、その意味では先に“バーチャルプロセッサー”という用語を使ったが、正確には128 Streamを制御できるプロセッサーというべきかもしれない。

　命令構成は64bit幅のVILWで、1サイクルあたり1命令を実行可能となっている。ただし命令パイプラインは異様に長く、21段とされている。

　この結果として、実は21以上のスレッドが同時に動いてないと、パイプラインに間隙ができてしまい、フルに性能が出ないという制約がある。このあたりの実装もまた昨今のSMTプロセッサーとは異なる。

　昨今のSMTプロセッサーの場合、Out-of-Order構造を併用し、命令/デコードのスループットを引き上げて、命令スケジューラーの段に大量の「即時実行可能な命令」を蓄えておくことでパイプラインの効率を引き上げているからだ。

　もちろんTera MTAはIn-Order構造なので、その代わりに即時実行可能なスレッドを大量に用意して対応した。

　さらに余談であるが、1990年に同社が発表した“Tera Computer Systems”という論文(関連リンク)によれば、当初はパイプラインがもっと長くなる想定だったのか、1つのスレッドの処理はおよそ70サイクル毎に行なわれるという推定であり、パイプラインを遊ばせないためには最低でも70スレッドを同時に実行しないといけないという恐ろしい数字が書かれていた。

　ただ最初のTera MTAが完成して納入されたのはここからだいぶ後になる1997年のことで、この間に内部の改良などもあったらしい。最終的には21スレッド以上を同時に走らせればパイプラインを遊ばせずに稼動させられる、という妥当なところに落ち着いた。

　演算命令としては8/16/32/64bitの整数と浮動小数点、128bitの「倍精度」(世間で言うところの４倍精度)の演算命令をサポートしており、VILWのおかげで最大3命令/サイクルでの処理が可能だった。

　チップそのものは最大で260MHz程度で動作するため、演算性能はプロセッサー1個あたりおよそ780MFLOPSという計算になる。あとはプロセッサーをどれだけ追加するかで性能が決まるという構造だった。

　1997年といえば、インテルがPentium IIを発表した年であり、当初の266/300MHzのものがやはり266/300MFLOPSという計算になるため、これに比べると十分早いということになるのだが、当然副作用というか無茶な部分もあった。

　まずは製造プロセスで、MTA-1はCMOSではなくGaAs(ガリウム砒素)で製造された。GaAsは現在でも高速通信向けの半導体としてそれなりに広く使われている。特に数GHz～数十GHzの周波数帯を利用するマイクロ波回線などではバリバリ現役の素材である。

　動作周波数が高いうえに消費電力もSi（ケイ素）ベースに比べてとても少ないので、ある意味理想的な素材ではあるのだが、その一方で原材料がかなり高価で、不純物の少ない(つまり変な動作をしない)GaAsを製造するのが難しく、おまけに加工が難しい。

　したがって、現在でもGaAs FETは単体部品で製造されており、これで集積回路が作れるようになったのはここ10年足らずのことである。1990年代後半にこれに挑戦するのはかなり無謀だったらしい。

　なぜGaAsを使ったかといえば、どうもBurton Smith氏がGaAsを大変好んでいたかららしい。John Mashey博士^(*1)によれば“Burton still loved GaAs.”だそうである。

Mashey博士が投稿したメッセージ。Burton Smith氏はGaAsが大好きと記載されている

(*1) John Mashey博士：SPECベンチマークの策定やIEEE Microの編集に携わるなどで、この業界では有名な方の1人(関連リンク)。先の記述はMashey博士が2004年にcomp.archというニュースグループに投稿したメッセージからの引用。

→次のページヘ続く　（プロセッサーを1個作るのに4ヵ月かかる）