ロードマップでわかる！当世プロセッサー事情 第321回

スーパーコンピューターの系譜　SMP＋SMTに似た独自構成のTera MTA

性能は悪くないが
プロセッサーを1個作るのに4ヵ月かかる

　GaAs(ガリウム砒素)で製造した結果として、MTA-1は1991年にハードウェアの設計を開始したにも関わらず、最初のプロセッサーが完成したのは1997年12月になった。

　2つ目のプロセッサーは1998年4月に、3つ目と4つ目のプロセッサーが完成したのは1998年12月で、この1998年12月にやっと、SDSC(San Diego Supercomputer Center)は4P構成のMTA-1を受け取れた。

　繰り返しになるが、完成したのはシステムではなく、プロセッサーそのものである。要するにプロセッサーを1個作るのに平均して4ヵ月かかっている計算である。どれだけGaAsベースの集積回路が困難だったのか、察して余りある。

　話は戻るが、Tera ComputerはNSF(National Science Foundation：アメリカ国立科学財団)と契約を結び、420万ドルで4PのTera MTAシステムをカリフォルニア大学サンディエゴ校にあるSDSCに設置することになっていた。

　1997年12月の納入はこの一環であり、とりあえず1P構成のMTA-1がここで稼動を開始、1998年12月にはなんとかこれを本来の契約通りの4P構成にすることに成功する。

　ちなみに性能そのものはそう悪くはなかった。比較的初期(2P構成での評価なので、おそらく1998年4月以降にテストしたものと思われる)にSDSCでベンチマークを行なった結果をみると、1P構成のMTA-1(動作周波数は225MHzとされており、260MHz駆動も難しかった模様)は、絶対性能で言えばCRAY T90と比較して低いものの、実行効率そのものは高く、またコードの変更を行なわずに環境を1P→2Pに変更しても高い性能が維持されることなどが評価されている。

　とはいえ、絶対性能そのものの低さはどうしようもない。225MHz駆動ということは1Pあたり675MFLOPS、4Pで2.7GFLOPSということになる。

　理論上は256Pまで拡張できるため、フル構成では172.8GFLOPSをたたき出すことになるが、プロセッサーを1個作るのに4ヵ月かかってる状況では、256P構成を製造するために85年以上かかる計算で、いろいろな意味で論外である。

　結局初代のMTA-1はこのSDSCに納入した1台だけで終わったのも無理ないところである。ちなみにそのMTA-1の外観は下の画像だが、実際は人間の背を超える大きさがある代物である。

これはSDSCの当時のプレスリリースに利用されていたイメージ。これだけだとすごく小さなものに思える

先のベンチマーク論文の著者であるAllan Snavely氏自身のスナップ写真(http://www.sdsc.edu/~allans/tera.smaller.jpg)。同氏は現在SDSCのAssociate Directorを勤めておられる

　いかにGaAs好きなBurton Smith氏としても、この調子でGaAsで生産するのは無理だと悟ったようで、この後はCMOSをベースとした製品にせざるを得なくなる。そこでMTA-2の開発を開始するのだが、これに先立って同社が手がけたのが、SGIのCRAY部門の買収である。

　ここまで説明してきたようにMTA-1は商業的成功からはかなり遠く、どう考えても儲けが出ているようには思えない惨状ではあったのだが、HPCの市場に携わっていることを示せたという点では悪い結果ではなかった。

　またHPC市場そのものは、一度冷戦の終了で一気に縮小したものの、再び広がりつつあったため、ビジネス的にも成立すると判断したのだろう。

　Tera Computerがどこから資金を得たのかは明らかにされていないが、結果として当時の同社よりはるかに大きいCRAY部門をSGIから買収する。そしてここがCEOであったRottsolk氏のセンスが光る部分だが、直ちに社名をCray Inc.に切り替える。

　HPCの市場ではTera Computerに比べるとCray Inc.の方がはるかに知名度が高かったから、これは当然のことと言える。このCrayの名前の下で、引き続き同社はMTAアーキテクチャーの開発を続けることになる。

2015年12月16日：補足

　神戸大学の小柳義夫教授より、以下のご指摘をいただいた。

　HPC Wireの1999年7月16日号によれば、 " San Diego, CA -- The San Diego Supercomputer Center (SDSC) has announced its acceptance of an eight-processor Multithreaded Architecture (MTA) supercomputer built by Tera Computer Company of Seattle, Washington. The Tera MTA, with eight processors and eight gigabytes of shared memory, was delivered to SDSC several weeks ago and now has passed the full suite of acceptance tests." とされており、最終的にSDSCに設置されたMTA-1は8P構成になったとの話であった。

　また教授によれば、16P構成の契約を結んだというニュースも当時あった（ただし納入したというニュースは見たことがない）とのことであった。

　以上の情報により、最終的にTera MTA-1は8P構成までいったと思われることを補足しておきたい。

2016年1月4日：補足

　さらに、小柳教授より以下の連絡をいただいた。

　「2000年4月初頭にSDSCを訪問した友人2人によれば、この時点でMTA-1は16プロセッサーが設置されていた。ただしネットワークが不調で、8プロセッサーずつに分けて運転しているとのこと。よって、1999年末までに16プロセッサーが納入されたと思われる」

　ということは、実際には16プロセッサーを納入した模様で、つまり1999年中に12プロセッサーを追加製造できたことになる。これはずいぶんなスピードアップであるが、1プロセッサーを作るのに1ヵ月ということは、256P構成には21年4ヵ月の計算になるので、依然として論外であることは間違いない。

　以上、補足しておく。