待機時の消費電力を削減する
PCI Express 3.1
世代的にはPCI Express Gen3に相当するのだが、PCI Express 3.0にいくつかのECN(Engineering Change Notice:技術変更通知)をまとめたものが、近いうちにPCI Express 3.1としてリリースされる予定だ。とはいえこのPCI Express 3.1に内包される主要なECNはすべてPCI-SIGが公開しており、誰でも参照可能である。
横道にそれるが、PCI-SIGのリリースしているスペックそのものは、PCI-SIGのメンバー企業のみが閲覧可能で、メンバー外の人間が購入しようとするとべらぼうに高いのだが、なぜかECNは無償で誰でも入手できるという不思議なポリシーになっている。
さて話を戻すと、このPCI Express 3.1で追加された主要なECNは上の画像の通り3カテゴリーで計7つほどになる。まず最初は消費電力に関するもので、M-PCI Express、それとL1 Power Management substates with CLKREQ#という2つからなる。
次がパフォーマンスの改善で、Enhanced Downstream Port ContainmentとLightweight Notification。最後が機能の追加で、Precision Time Measurement、Separate Refclk independent SSC、Process Address Space IDの3つとなる。
まずM-PCI Expressであるが、これはMIPIアライアンスのM-PHYの上にPCI Expressを実装するというものである。M-PHYは携帯電話などに向けたもので、消費電力の制約が厳しい代わりに配線長は短く、必ずしも高速でなくてもいい接続に最適化されたものである。
M-PCI Expressでは、論理層までは既存のPCI Expressのままで、物理層のみをM-PHYに置き換えたものとなる。ただそのまま単純に置き換えは出来ないので、間にGlue Logic(繋ぎ合わせ回路)を挟み込む形となっており、このGlue LogicがM-PCI Expressとして規定されている。
実のところ携帯電話向けだとPCIバスはピン数が多すぎるので、これまではUSBなどが多用されてきたが、ぼちぼち速度面できつくなってきた。ところがPCI ExpressではGen1でも2.5Gbpsと高速で、信号レベルは30cmくらいの距離の伝達に耐えるため、携帯電話にはオーバースペック過ぎる。
そこで、ユーザーのニーズに合わせて転送速度などをコントロールできるように配慮したのである。したがって、M-PCI Expresは携帯電話と一部のタブレットなどがメインとなる。
PC向けには、次のL1 Power Management substates with CLKREQ#の方が影響がありそうだ。これはL1 Link StateというPCI Expressのリンク層に省電力動作となるサブステートを設け、通信していないときはこのサブステートに入れるようにすることで消費電力を減らそうというものだ。
このサブステートに入る/出るといった状態管理を、本来はオプション扱いだったCLKREQ#という信号線を使うことになっており、もしもまだCLKREQ#を装備していない場合は追加を求められる。
このECNは、特にノートPCなどでの待機時の消費電力削減に効果的なため、今年から次第に実装が始まり、2015年にはほとんどのノートPCに導入されると見ているようだ。
次がパフォーマンスの改善であるが、これらは一般のケースで、目に見えるほど性能が改善するわけではない。Enhanced Downstream Port Containment(eDPC)はエラーが発生した時に、それを効率よく扱うための仕組みを追加したものだ。
Lightweight Notification(LN)はデバイスからホスト側のキャッシュされたメモリーアドレスを高速にアクセスするためのプロトコル追加である。このLNは、特にGPGPUなどを利用して処理している際に、デバイスから高速に同期を取る時などに有用であろう。
最後の機能追加であるが、Precision Time Measurementは名前の通り、PCI Express経由で時間測定を高精度に行なうための拡張だ。Separate Refclk independent SSC(SRIS)はホストとデバイスで異なるリファレンスクロックの信号を使うための拡張である。
Process Address Space ID(PASID)は、PCI Expressで利用されるトランザクションパケット(TLP)に、新たに20bitのPASIDを追加するものだ。このPASIDを使って、1つのデバイスを複数のプロセスから共用できるようにするという、PCI Expressデバイスの仮想化環境で有用になる拡張である。
ちなみにSRISの場合、ECNにはっきりと「ここには技術的な要求をまとめたが、実際にこれを可能にするための詳細は含まない」と書いてあり、実装は当分先のことになりそうである。

この連載の記事
-
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ