Intel Tech Tour 2025取材レポート【その5】

コア密度を2倍にしたXeon 6+のClearwater Forestを製造するインテルFab 52はとてつもない大きさだった

インテルの配線技術の粋を集めたClearwater Forest

　今度はClearwater Forestの構造的な側面に注目しよう。Panther Lakeのようにタイルを積層した構造だが、Clearwater Forestはサブストレート（CPUの基板）の上にEMIBタイル、その上にアクティブベースタイルを積み、最上部にIntel 18Aで製造したコンピュートタイルを載せている。つまり、横から見ると全4層になるが、EMIBタイルは埋め込みなので3.5層という表現でもいいかもしれない。

　ちなみに、アクティブベースタイルとは、L3キャッシュを内部に搭載しているベースタイルである（この理屈でいえば、Panther Lakeのベースタイルはパッシブである）。Clearwater Forestのコンピュートタイルは1枚に6基のEコアクラスターを配しているが、そのうち4基がL2キャッシュを共有するのみで、クラスター間はアクティブベースタイル上のL3キャッシュを共有している。

　最大の特徴は、アクティブベースタイルの上に積層するコントロールタイルの接続に「Foveros Direct 3D」を採用している点だ。これはその名の通り、チップとチップをハンダのボールやビア（インターポーザー）すら挟まずに直接接合する技術である（大原氏の記事を参照）。配線間隔を極限（9µm）まで狭めることができるうえに、銅と銅で直接接合するため電気抵抗も減る（ハンダなどの接合素材を使うとその境界で電気抵抗が増えてしまう）。

　ちなみに、Panther Lakeはコストを抑える必要があるため、ベースタイルはL3キャッシュを持たないパッシブダイが使われ、配線技術はForveros-Sを採用している。逆にいえば、Foveros Direct 3Dを贅沢に使用したClearwater Forestは製造コストが高いのである。

歴代Xeonにおけるタイル分割の歴史。第3世代Xeonではまだモノリシックダイだが、第4・第5世代では2つのダイをEMIBで連結したような設計だ。そして、Xeon 6ではCPUコア（コンピュートタイル）とそれ以外（I/Oタイル）を分離。最新のClearwater Forestではさらに分割が進み、アクティブベースタイル（この図ではベースタイルと表記）を追加している

最下層のサブストレートから数えると、Clearwater Forestのコンピュートタイルは4階建ての最上階に配置。I/Oタイルは前世代のGranite Rapidsと同じものを使っているため、プロセスルールもIntel 7を採用している

こちらはGranite Rapidsの構造。サブストレートにEMIBタイルが埋め込まれ、その上にコンピュート＆メモリータイルが一体化したものとI/Oタイルを配置。Clearwater Forestよりも1階層少ない

Clearwater Forestの積層構造を断面図で示したもの。この図ではCPU chipletと書かれている部分がコンピュートタイルで、Base chipletと書かれているところがアクティブベースタイルである

Foveros Direct 3Dでコンピュートタイルとアクティブベースタイルを接続。銅と銅を分子間力で接合する方式のため、マイクロバンプを利用して接合する方式よりも電気抵抗を抑え、エネルギー消費を抑えられる

古典的なFCBGA方式の接続からEMIB、Foveros、Foveros Direct 3Dと実装技術は進化してきた。Foveros-SとFoveros Direct 3Dの構造は似ているが、後者はピッチが格段に狭く、電力消費も3分の1以下に抑えられるという

Clearwater ForestのコンピュートタイルはEコアのクラスターを6基集めたもの。4基のEコアはL2キャッシュを共有しているが、隣り合うEコアクラスターをつなぐ手立てはない

1階層下のアクティブベースタイルには、上に載せるコンピュートタイル1基あたり48MBのL3キャッシュを配置。このタイルにはDDR5のメモリーコントローラーがあり、Clearwater Forest全体では最大12基のDDR5のメモリーコントローラーを搭載する。ゆえに、12チャンネルメモリーという仕様になる

I/OタイルはGranite Rapidsと同じもの。PCI Express Gen 5やCXLのコントローラーのほか、アクセラレーターと呼ばれる特定処理のための専用プロセッサーを搭載できる

Clearwater Forestのインフォグラフィック