このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第505回

Ice Lake内蔵GPUは1TFLOPS以上の性能 インテル CPU/GPUロードマップ

2019年04月08日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

 ひさびさにインテルのロードマップをお届けしよう。4月2日にData-Centric Innovation Dayがサンフランシスコで開催され、ここで第2世代のXeon ScalableプロセッサーやOptane MemoryベースのPersistent MemoryというSSDが正式発表されたほか、10nmプロセスのFalcon MesaことAgilex FPGAなどが発表された。

 これらは基本的にはクライアント側にはあまり関係ない話題であるが(おそらくクライアント側の発表は例年通りCOMPUTEXとなるはずだ)、このイベントの前にいくつか興味深い発表があったので、まずはそれを順次説明していきたい。

10nmプロセスのFalcon MesaことAgilex FPGA

10nmプロセスは先に進みすぎた

 インテルのSenior Fellowとして長年プロセス部門を統括していたMark Bohr氏が65歳になり、今年3月に引退された(すでにBiographyのページは削除されている)。その引退一ヵ月前の2019年2月に、OregonLiveがインタビューを行なった記事が掲載されているが、興味深い発言があった。引用すると

“We kind of overshot, I think, on our 10nm technology,”
“We bit off a little too much at that step,”
“Maybe we should have relaxed a bit in our goals and it would have been a much easier transition.”

 としている。ラフに訳せば以下のようになる。

「10nmプロセスで、我々は少しやりすぎた。」
「ちょっとだけ、先に進みすぎた。」
「目標をやや緩める必要があるだろうし、そうすれば容易に実現できるだろう。」

 筆者は連載483回でハイパースケーリング路線の放棄を予想したが、これを追認するような談話が出てきてちょっとほっとしている。単に予想が当たった、というだけでなく10nmプロセスをが正常化されそうな見込みが見えてきそうだからだ。

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン