前回はZシリーズの系列を解説したので、今週はPOWERシリーズの系列を解説しよう。といっても、POWERシリーズはこれまでもいくつか説明している。
POWER8プロセッサー
そもそもPOWERプロセッサーが生まれるまでの経緯(ROMPからPOWER1への移行)は連載494回で触れているほか、そのPOWER1→POWER2への変遷は連載289回のASCI Blueで、POWER3は連載290回のASCI Whiteで、POWER4→POWER5は連載293回のASC Purpleでそれぞれ説明している。
簡単にまとめれば、以下の変遷を辿っている。
| POWERプロセッサーの変遷 | ||||||
|---|---|---|---|---|---|---|
| POWER1 | POWERアーキテクチャ元祖 | |||||
| POWER2 | スーパースカラー搭載、ワンチップ化 | |||||
| POWER3 | Out-of-Order搭載、実行ユニット強化、SMP対応 | |||||
| POWER4 | スーパーパイプライン化による高速動作、MCMによる8P構成 | |||||
| POWER5 | SMT搭載 | |||||
スーパーパイプラインで高速化した
POWER4とPOWER5
そのPOWER4/POWER5のパイプライン構造は下の画像のような構成である。POWER4は2命令同時解釈、4命令同時発行で、POWER 5はこれが2命令同時解釈、8命令同時発行に強化されてはいるが、パイプライン段数は整数演算14段、FPU演算17段で、これはPOWER5にも継承された。
上がPOWER4、下がPOWER5である。パイプラインの段数そのものは変わらないが、SMTの搭載でいくつかのユニットがスレッドの数だけ増強されたほか、Dispatchが若干強化されている
画像の出典は、MicroProcessor Forum 2003におけるBalaram Sinharoy博士(POWER5 Chief Scientist, IBM Systems Group)の“IBM POWER5 Systems”
本記事はアフィリエイトプログラムによる収益を得ている場合があります
この連載の記事
-
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え！ imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露！ Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功！ IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明！ 性能向上の主因はトランジスタではなく裏面電源供給（SPR）にあり？ -
第882回
PC
IBMが0.7nmチップの製造に成功！ 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減！ 進化した「Intel 18A-P」はどこが変わったのか？ -
第880回
PC
次世代NVLinkの布石か？ TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか？ NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界？ 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル - この連載の一覧へ
