ロードマップでわかる！当世プロセッサー事情 第165回

インテルCPU進化論　Core Duoでの改良は不発な要素も？

ネイティブデュアルコア化された「Yonah」こと「Core Duoプロセッサー」

　CPUアーキテクチャーの進化をひもとくシリーズ「インテルCPU進化論」(今回から名前が付いた)。前回はP6アーキテクチャーを効率と省電力の両面で改良した「Pentium M」(Banias)について解説した。今回はその改良版である「Yonah」(65nm世代Core Duo)を解説したい。

BaniasとCore Duoの中間的存在
＝Yonah

図1 Yonahの内部構造図。赤枠内がBaniasからの変更部分

　Pentium Mの回でも触れたが、インテルはYonahの内部構造を、いまだに公表していない。しかし、例えば「パイプラインが12段」になっていることはすでに知られており、逆にアウトオブオーダーの部分には「大きく手は入っていない」ことも知られている(小変更はある)。ここから推察したYonahのパイプラインが上の図1である。

　公開されているBaniasからYonahへの変更点はこの程度だ。

• ネイティブデュアルコア化
• Vanderpool Technology(Intel Virtualization Technology、Intel VT)対応
• SSE2/SSE3の実装
• 共有2次キャッシュの採用

　Yonahでは製造プロセスを、「Dothan」ベースのPentium M(90nm)から65nmへと微細化したにもかかわらず、動作周波数は2.27GHzから2.33GHzへと上がった程度で、ほとんど向上していない。もっとも、Dothan世代の「Pentium M 780」(2.26GHz)のTDPは27Wであるが、一方Yonah世代の「Core Duo T2700」(2.33GHz)のTDPは31Wにすぎない。コアを2倍に増やしたにもかかわらず、消費電力はほぼ同じ程度。これにより性能/消費電力比は大幅に改善したことになり、これが90nmから65nmへの微細化の効果だと説明されてきた。この説明そのものは間違っていないのだが、もう少し実情は複雑であった。

　Yonahの世代はBanias/Dothanと、続く「Merom」世代で「Coreマイクロアーキテクチャー」として紹介されるもののちょうど中間的な構造である。主な改良点は以下が挙げられる。

• Decoderの高機能化。SSE3の対応に加え、SSE/SSE2への「Micro Ops Fusion」対応が追加された。
• Dispatch Portの強化(5ポート→6ポート)
• FPUとSSEのスループット強化

　次ページで順に説明しよう。