2012年のPCはこうなる！ IDF San Francisco 2011レポート 第4回

IDFで次代のメニイコア「Intel MIC」の姿が見えた!?

1EFlopsに向けた
性能/電力比の改善への取り組み

2018年には、100GFlopsのマシンが2Wで動作することを目指す。これを実現するためには、CPUの性能/電力比をもっと改善する必要がある

　ラトナー氏の講演は、将来の「ExaScale」(エクサスケール)の話へと進んだ。ExaScaleというのは、2020年までに1EFlops(＝1000PFlops)を目指すという開発プロジェクトである。このプロジェクトは単に性能だけではなく、今後10年で性能/電力比も現在に比べて、300倍も改善するという。

　そのための取り組みのひとつとして、最初に紹介された内容が「NTV」(Near Threshold Voltage、限界しきい値電圧)で、これによりトランジスターの動作効率を最大5倍程度改善できるとしている。

動作電圧をスレッショルド電圧(トランジスターが動作し始めるしきい値電圧)ぎりぎりにすることで、オン/オフの電位差がごくわずかになり、結果として無駄な電力がぎりぎりまで抑えられるという仕組み。理屈は簡単だが、プロセスを微細化するとスレッショルド電圧の個体差のばらつきが非常に大きくなるため、通常はマージンを大きめにとらないと動作がおかしくなる可能性が高い

　初日の基調講演に登場した謎の「太陽電池で動くCPU」であるが、これはNTVを応用して試作されたもので、10mW未満の消費電力で動作するという。コード名は「Claremont」。今回のデモでは、あくまでも従来比5倍程度の改善に留まるが、これは既存のCPUコアをそのまま使ったからで、新規にコアを設計すれば8～10倍が期待できる。

小型の太陽電池で動くというCPUの試作品。後のラウンドテーブルで確認したところ、ベースとなっているのは「P54C」(Pentium)という話

試作CPUのテスト環境。マザーボードはSocket 7だが、このマザーボードやグラフィックスカードは、インテルにも残っておらず、わざわざeBay経由で入手したそうだ

　もうひとつの取り組みは、先ほども触れた「広帯域メモリー」である。今回インテルはメモリーベンダーのマイクロンと共同で、「HMC」(Hybrid Memory Cube)と呼ばれるものを発表した。これは4枚のDRAMをシリコン貫通端子を使って積み重ねたもので、8Wの消費電力で512MBのメモリーに128GB/秒(1Tbps)でアクセスできるという。デモでは実際に、120GB/秒程度のアクセス速度を示した。

「Hybrid Memory Cube」の概要。一番下に高速I/F回路がさらに積層され、これがCPUとの間で高速にデータをやり取りする仕組み

左側に2つ並ぶヒートシンクの下にHMCが収められている。流石に8Wだとヒートシンク無しという訳にはいかないようだ

　ラトナー氏の基調講演の内容は以上である。今回は基調講演そのものが毎回1時間と短かったこともあってか、テーマをメニイコアに絞ってその将来性を説明するとともに、必要とする付帯技術を紹介するという流れであった。CTOであるラトナー氏の立場からすると、22nmで製造されるKnights Connerが立ち上がってくれるのが最優先の任務で、そのユーセージモデルや利点を、直接製品を使わずに紹介するという困難な任務を、うまく達成したのではないかと思う。

■関連サイト

• IDF 2011　インテル