このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第121回

CPU黒歴史 64bit CPU時代の主流になり損ねたMerced

2011年10月11日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷
Mercedこと初代Itanium

 CPU黒歴史インテル編のトリを飾るのは、「Merced」こと初代「Itanium」である。ちなみに対象はあくまでもMercedのみで、Itaniumシリーズ全体を黒歴史扱いするつもりはないことを明言しておきたい。

Itaniumの元となったHP PA RISCとは?

 Mercedは元々、ヒューレット・パッカード(HP)が開発していた「PA RISC」の、後継製品の研究から生み出されたものである。HPはPA RISCと呼ばれる独自の32bit RISC CPUを1986年から製造しており、1996年には64bit化した「PA-8000」シリーズを製造していた。

 最終的な製品である2005年登場の「PA-8900」は、1.1GHz駆動のデュアルコア構成となっていた。なぜかPA-8900のベンチマーク結果は見つからないのだが、PA-8900の元になった「PA-8800」の1GHz版を搭載するマシン「HP9000サーバー rp4440-8」の「SPEC CPU2000」ベンチマークの結果は、「Base 17.8/Peak 18.6」となっている。PA-8900は基本的にPA-8800のプロセス微細化版だから、性能そのものは同一周波数ならば同程度といってよいだろう。

 これがどの程度速いかであるが、例えば当時のXeon 3.2GHzを搭載したデル「Precision 650」のスコアが「Base 28.1/Peak 29.3」あたりなので、絶対性能としてはかなり低いと言わざるをえない。1GHzと周波数が低くてこの結果だから、これが3GHzあたりまで動作周波数を上げられれば、NetburstアーキテクチャーのXeonには勝る計算になる。だが当時のHPの半導体製造技術では、これは困難、いや不可能だった。

 もっとも、この問題はHPも早くから理解していた。1986年、HPはRISCアーキテクチャーを使ってこれ以上IPCを上げるのは困難だと判断し、その代わりとしてVLIWベースのアーキテクチャーの開発に着手する。このVLIWは「EPIC」(Explicitly Parallel Instruction Computing)と名づけられ、HP内部では命令セットの開発が進められた。

 HPは単にPA-RISCの代替だけでなく、EPICによってハイエンドサーバーマーケットに参入することを目論んでおり、既存のサーバー向けCPUを上回る性能と機能をEPICに求めた。その結果として、EPICをベースとしたItaniumシリーズには非常に多くの機能が求められることになった。なんとなく、連載115回で紹介した「i432」を彷彿させる話である。

  • 演算処理中心の作業をこなすための高い浮動小数点演算性能
  • EPICの特性をフルに生かした高い処理性能
  • 最大128個以上のマルチプロセッサーシステムを可能とする拡張性
  • 64bitメモリーアドレス
  • 高可用性と、これをサポートするための「RAS」(Reliability、Availability、Serviceability)機能の搭載

 もっとも、命令セットそのものはHPが開発したものの、これを実装するとなると、HP単独では到底不可能という声が出てきた。そこで1994年に、インテルと共同でEPICを実装したプロセッサーの開発することになり、これを実現した製品がItaniumとなった。

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン