車載ECUに課される「欠陥ゼロ(Zero Defect)」の厳しい現実
これまでのことを踏まえると、ECUに求められる仕様はかなり厳しい。下の画像がそのまとめであるが、温度範囲やOperation Life Timeはともかく、Failure Rateが"Zero Defect"(不良品ゼロ)を目指しているというのはそれなりにわけがある。
ECUはSoC単体で実現されるわけではなく、さまざまな部品から構成される。例えば1個のECUに250個の半導体部品が搭載され(パッシブデバイスまで含めればそのくらいの数はすぐにいく)、1つの車にECUが50個(さすがにこれは高級車グレードだろう)搭載されるとすると、例えば部品の故障率がすべて1%だとしても、トータルすると「どこかのECUが壊れる確率」は1%を超える計算になる。
これが1PPBだとすれば、0.001%程度とまだ許容されるわけだが、1PPBというのは10億分の1なので10億個部品を作って、そのうち1個が故障していても許される(=9億9999万9999個は正常でないといけない)わけで、10億個も部品を作るのが実際にはレア(コンデンサーならそのくらいの数はいくかもしれないが、SoCが10億個も製造されることはない)である以上、要するに欠陥ゼロが必須だ。
開発コストを抑えつつ多品種展開を可能にするチップレットの必然性
ここまでが車載ECUに求められる基本的な特徴で、ここからが今後の話である。車載ECUといっても、その用途に応じて求められる性能が変わってくる。また大きなダイサイズは歩留まり悪化につながるので、必然的にチップレットにならざるを得ないとし、実際に機能別の作り分けをすることで開発コストを抑えながら用途別SoCを作り出せるとしている。
チップレット構成で考えるべきことはなにか? というのがここからの話だ。物理的に、振動・温度などの自動車環境に耐えられるチップレットを「物理的に」どう構築するかという話は別にして、その上で動くチップはどうあるべきかという話である。これはセキュリティというよりも安全性(機能安全)の話である。
車載システムといっても、用途別にさまざまなものがあり、ところが実際にはこれを1つのSoCの上に載せようとしている。ここで例えばIVIに属するカーナビのプログラムがVCPに影響をおよぼして機能を止めたりしたら絶対にまずい。そこでそれぞれの間にきちんと障壁を設け、それぞれが独自に動く(壊れても他に影響を与えない)構成が求められる。
IVIはIn-Vehicle Infotainment、要するにカーナビやオーディオ類。Serviceはクラウド連携、ADASはAdvanced Driver-Assistance Systemsで運転支援、Clusterは計器パネル表示、VCPはVehicle Control Processorで車体制御を担う部分。右に行くほど、重要性が高い(壊れると運転どころか生命に関わる)
といっても、実際にはまったく無縁では問題がある。例えばカーナビもADASも車速の取得が絶対に必要になるが、それはVCPに属するところからデータをもらうしかない。したがって内部で障壁を超えてのデータ交換は当然発生する。この際にRegion IDというIDを付けて管理することで、そのデータを受け取って良いものか、あるいはそのデータを送り出してよいものかを判断しようとしている。
これをチップレットにも適用しよう、というのが今回の提案である。実際のアプリケーションでのアクセスのイメージが下の画像だ。それぞれのドメインごとにMaster IPが配され、これがユニークなMaster Region IDを持ちアクセスの主体となる。
一方で周辺機器やメモリーなどはそれぞれSlave Region IDを持ち、ここでRegion IDに併せてR/Wの制御ができるとする。その仕組みが下の画像だ。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第891回
PC
謎多き次世代Xeon「Diamond Rapids」を解剖、3D Meshの進化と新命令セットAPXがもたらす変革 -
第890回
PC
Samsung「SF2P」の全貌! GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端 -
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? - この連載の一覧へ



















