ロードマップでわかる！当世プロセッサー事情 第874回

AIの未来は「電力」で決まる？ 巨大GPUを支える裏面給電とパッケージ革命

微細化の壁を突破！
磁性体を利用した次世代インダクター「CoaxMIL」

　微細化対策としてインテルが導入したのは、コイルの中央に磁性体を埋める方式である。一般に電源周りを見ると、芯(フェライト)の周りに配線を巻いてコイルを形成している。これによりコイルの磁束を強化することでインダクタンスの値を大きくする、というものだ。

コイルの中央に磁性体を埋める方式。さすがに磁性体を通常のCMOSプロセスでは処理しきれないので、CoaxMIL部分はEMIB側に配置される形になる

フェライト周りに配線を巻いてコイルを形成する。最近のマザーボードはカバーに隠れていて見えないので、これはASUSのA8Vの写真を引っ張り出してきた。フェライトコアに巻き付けたコイルが3つ見える

　上の画像に出てきた論文"CoaxMIL 2.0 - Next Generation Coaxial Magnetic Integrated Inductors for Higher Efficiency Fully Integrated Voltage Regulator"によれば磁性体の種類そのものは明らかにされていないが、インダクタンス4.8nH、直流抵抗6mΩ、最大電流10A、面積0.5mm²といった数字が示されている。

　大きさそのものはかなり小さいが、面積も非常に小さいため、これを複数個使うことで所定のインダクタンスを確保できるわけだ。そして最新のXeon 6のパッケージ基板には、このCoaxMILに基づくインダクタンスが800あまり配されており、最大5000Aの電流供給に耐えられるとしている。

Xeon 6のCoaxMIL。正確にはパッケージ基板ではなく、ダイ同士をつなぐEMIBがEMIB-Tで、この中にCoaxMILが仕込まれているのかもしれない

　ではFIVRを使えば安心か？　というと、CPUはともかくGPUに関しては必ずしもFIVRが最適とは考えていないようだ。

端的に言えば、GPUの方が粒度が低い(つまりまとめて大電流が流れる)ことになるので、FIVRでは間に合わないという話である

　理屈から言えば、例えば100個のFIVRを並べて同時にGPUコアに供給するといった仕組みは取れるのだろうが、今度はそのFIVR同士が正確に連動しないといけないといった問題もあるし、そもそも1Aを供給するFIVRを100個並べるより、100Aを供給するFIVRを1個用意する方が効率はいい。

　ただし、100Aを供給するFIVRを作るのが不可能である。そこでGPUではパッケージの裏側にIVRを置き、そこから裏面給電の形でGPUに提供するのが現実的としている。