このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情 第700回

インテルが10年先を見据えた最先端の半導体技術を発表 インテル CPUロードマップ

2023年01月02日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

磁気ランダムアクセスメモリーMRAMを試作

 36.4はMRAMに関する研究である。昨今では先に述べたFeRAMよりもむしろMRAMの方が実現の可能性が高いと見られており、実際第1世代のMRAM(磁界書込式)に続き第2世代のSTT-MRAM(Spin Transfer Torque MRAM:スピン移行トルク式)が主流になり、最近は第3世代としてこのSTT-MRAMを面記憶ではなく垂直記憶として容量密度を上げる方式が研究されている。

 その一方でArmとSamsungが共同で、第2世代MRAMに対応したMRAMコンパイラの提供を2018年に始める(要するにSamsung Foundaryを利用する顧客は、自身の製品にMRAMを搭載できる)など、一部実用化も始まっている。

 インテルは今回、厚み6nmのランタンを添加したビスマス-鉄系マルチフェロイック薄膜(LBFO)を利用して、アクセス速度2nmのMRAMを試作し、その結果を発表している。

左は薄膜の構成。LBFOの厚みは6nm程度だが、その上下にさまざまな層があるのがわる。中央は電圧とスイッチング確率で、350mV±150mVを掛ければスイッチングできる。右がアクセス時間。Switching(値を変化させる)とNon-Switchingで多少波形は異なるが、面積が小さければ2ns程度でアクセス可能だ

 インテルはこのメモリーをME-RAM(MagnetoElectric RAM)としているが、特徴は結構高速なうえに省電力なことであり、単にメモリーだけでなくこれをロジック(MESO:MagnetoElectric Spin-Orbit)デバイスとして使うことも可能であり、非常に省電力なデバイスが構築できる、とする。

左がMESO、右がME-RAMである

 ただMESOにしてもME-RAMにしても、CMOSプロセスとの親和性は良い反面、面積効率はCMOSデバイスや前述のFeRAMよりは明らかに悪い。なのでこれは先端プロセッサーというよりもEdge/Endpoint向けという感じで、マイコンなどの構築には良さそうだ。

 IFSで将来提供するオプションの1つになるかもしれないという感じではあるが、インテルのプロセッサーにこれが入るという感じにはならなそうである。

 発表としてはあと8.4があるが、こちらはQuantum Computing向けの話で、Si/SiGeで構築されるキュービットアレイの欠陥が性能におよぼす影響をどう緩和するか、という話なので説明は割愛する。

 以上のようにインテルは、10年先を目指した研究も積極的に行なっている、ということを示した内容であった。

前へ 1 2 3 4 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン