ロードマップでわかる！当世プロセッサー事情 第656回

次世代CPUのIntel 4とIntel 18Aを半年前倒しで投入　インテル CPUロードマップ

2025年以降の量産に向けて
次世代の露光機を導入

　さて、もう少しプロセスについて説明しよう。Intel 4以降はついにEUV(極端紫外線)露光が利用されることになる。インテルは1月18日、オランダの半導体製造装置メーカー・ASMから次世代のEUVステッパー(露光機)であるTWINSCAN EXE:5200を導入することを発表したが、このEUVステッパーに関する説明が下の画像だ。

EUVステッパー。ちなみにこの図、EUV光源そのものはこの床の下にあって、さらに巨大なものになる。人間との対比で示されている部分は、あくまで露光部分だ

　連載626回でも説明したが、現在EUVを使っている主要なファウンダリー(TSMC、Samsung、SK Hynix、etc...)はNXE:3400シリーズというEUV量産向けのステッパーを利用している(これも3400/3400B/3400Cと細かくバージョンアップされている)が、これはNA比(開口率)が0.33のもので、加工寸法の最小単位が13nmと相対的にやや大きめである。この結果、例えば配線層のピッチは30nmよりもやや大きくなる。

現在EUVを使っている主要なファウンダリーは、NXE:3400シリーズというEUV量産向けのステッパーを利用している

　さてASMLは昨年から、開口率そのものは変えないものの光源出力を増やして処理枚数(WPH:Wafer Per Hour)を増やしたNXE:3600Dを、来年にはさらに220WPHまで狙えるNXE:3800を投入する予定だが、インテルではこれを随時導入しながら、Intel 18Aまではこれを利用して製造すると明言した。

　では1月18日に契約したEXE:5200は？　というと、Intel 18Aの次のノード向けということになる。現時点では2025年以降の量産に使うという話であるが、この世代がどういう構造になるのかまだはっきりしない。現状のRibbon FETはおそらく18A止まりではないかという気がするが、次に来ると予想されるCFET(Complementary FET)が2025年に間に合うのかどうか、不明な点が多すぎる。

　ちなみに配線層そのものも変革がある。昨年7月のArchitecture Dayで、PowerViaと呼ばれる、新しい電源配線の方式が発表されたが、今回この進捗も説明された。PowerViaの構造をわかりやすく示したのが下の画像だ。

PowerViaの構造。理屈の上では素晴らしいのだが、シリコンの両面を加工する必要があるという点ではさらに加工の手間とコストが上がりそうである

　従来はシリコンのウェハーの上に、まず回路層(図で言えばFrontEnd)を作りこんだ上で、その上に配線層を重ねる形になる。この際、電源供給と信号配線の両方が混じる形で積層されていたわけだ。

　一般論で言えば、一番上の2～3層は電源供給のみで、その下が電源ラインと配線層が入り乱れる形になる。この結果として、上層はともかく下に行くと電源配線もどうしても細くならざるを得ず(太いままだと信号配線の邪魔になる)、すると配線抵抗が増えて消費電力が無駄に増える(トランジスタに供給する以前に、配線が消費する分が増える)という問題があった。

　そこで配線層を信号(&クロック)と電源供給に分離。信号とクロック配線はトランジスタの上面に積層、電源は裏から供給するのがこのPowerViaである。これにより電源供給側は太い配線のままで行なえるので配線抵抗を減らせるし、信号側は邪魔な電源ラインがなくなるため配線の迂回などの必要性が減り、効率よくできるわけだ。

　とりあえずIntel 4までは2000年に発表されたSuper MIM Capacitor内蔵の従来型配線を採用。それとは別に現在FinFETに組み合わせる形でPowerViaをテストしており、これをIntel 20Aで実装する予定とされる。ちなみにここでTick&Tockとあるのは、つまり18Aの次のノードでは、第2世代PowerViaなり、もっと新しい配線技法なりが登場するというようにも読めるのだが、そのあたりは定かではない。