HBMの容量とMXUが倍増された
第3世代Google TPU
Google TPU v2をベースに、さらに高速化を図ったのが2018年のGoogle I/Oで発表されたGoogle TPU v3となる。基本的な設計は共通だが、HBMの容量とMXUが倍増され、動作周波数もやや引きあがったらしい。
チップあたりの性能は120TFlops(=120TOP/s)になるが、Goole TPU v2に比べてもはるかに大規模なPodが構築可能となり、8ラックで100PFlopsを超える性能が実現できたとしている。
水冷によって高密度実装が可能になったためか、8行4列から16行2列に並べ方が変わったものの、引き続きラック当たり32枚のボードが搭載され、これが8ラックで256枚、チップで言えば1024個が搭載される。おのおのが120TFlopsなら122.9PFlopsほどとなる計算だ
このGoogle TPU v2/v3はGoogle Cloudで一般向けにもサービスを提供しており、(料金さえ払えば)誰でも使える。
AI専用プロセッサ-というものが実用になること、そして市場があることを示したのがGoogle TPUであり、現在もユーザーがそれと気が付かないところで広く使われているわだ。
ちなみにGoogleは2018年にEdge TPUというまっく異なるTPUもリリースしているが、こちらは稿を改めて触れることにしたい。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第890回
PC
Samsung「SF2P」の全貌! GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端 -
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 - この連載の一覧へ













