ロードマップでわかる！当世プロセッサー事情 第451回

いまさら聞けないIT用語集　フラッシュメモリーの積層技術3D V-NAND

微細化すると寿命が縮むため
メモリーを縦に積むことで容量を稼ぐ

　セルの寿命の短さを助長しているのが、微細化である。冒頭のスライド画像に戻ると、容量を増やすためにものすごい勢いで微細化を進めているのがわかると思う。

　ところで、微細化というのは、セル全体の寸法をそのまま縮めるという意味であり、すると必然的にトンネル酸化膜も薄くなっていく。ということは、その分早く酸化膜が寿命を迎えるという意味であり、これがそのまま寿命の短縮につながることになる。

　また微細化そのものも、このところ頭打ち気味であり、容量は増えないわ寿命は縮まるわ、しかしながら大容量化への要望は激しいわ、ということでフラッシュメモリー業界が考えたのは「それでは縦に積みましょう」という策だ。

　最初は文字通り、素直に複数のフラッシュメモリーを縦積みして、間をTSV(Through Silicon Via:シリコン貫通電極)でつなぐというもの(下の画像の左上)だった。

3D NAND製造方法のあれこれ。見た目、Samsungも東芝も大きくは変わらない

画像の出典は、SamsungのISSCC 2014における論文より”

　これだと確かに容量は稼げるものの、コスト削減にならない(前回も触れたがTSVを構築する分、むしろコストが上がる)ので、根本的な解決にならなかった。

　そこで、2次元構造のFlashのセルを縦積みにするのではなく、根本的に3次元構造のセルを開発しましょう、という話になった。これに基づいて2007年に東芝が発表したのがBiCS(Bit Cost Scalable) NANDである。

　BiCSの構造の概略は東芝のウェブサイトに掲載されているが、要するに縦方向にセルを並べる構造で、セルそのものも円筒形になっている。

上がBiCSの構造。緑色の絶縁膜(と制御ゲート)を挟んで、中央の金色の棒がP型半導体、それを挟む外側のピンク色の部分がソースとドレイン、内側のピンク色の部分がフローティングゲートとなる

画像の出典は、“東芝科学館”

　この構造をBit Cost Scalableと呼ぶのは、製造コストが抑えられるからということだ。

絶縁膜+制御ゲートの部分は枚数がそのままコストにつながるが、電極の埋め込みは一発でできるので、枚数が増えてもほとんどコストが変わらないため、トータルとしては割安になる

画像の出典は、“東芝科学館”