このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第411回

第8世代Core iシリーズは年内投入 インテル CPUロードマップ

2017年06月12日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

2016年~2018年のインテルCPUのロードマップ

AMDに対抗して急遽18コア製品まで投入した
Core-Xファミリー

 Xeon Scalableファミリーにからんでくるのが、COMPUTEXで発表されたCore-Xファミリーである。

最上位のモデルナンバーとして新しく9が追加されたCore X

 Core-Xファミリーは、これまでCore i7のExtreme Editionといった扱いになっていたHEDT(High End DeskTop)向け製品を新たに再編したもので、実際ark.intel.comを見ると、これまでExtreme Editionとして扱われてきた製品が全部Core-Xとしてラインナップされ直されている。

 さてそのCore-Xには、Kaby LakeベースのコアとSkylake-SPベースのコアの両方が提供される、という話は連載371回で説明した通り。

 予想しなかったのはCore-Xファミリーにi5まで含まれることと、Ryzen Threadripper対抗で急遽18コアの製品まで投入することを決めたことだ。

どうせならExtremeをなくして全部Xにしてくれればすっきりしたのに、と思わなくもない

COMPUTEXのタイミングで発表されたCore-Xファミリーラインナップ

 当初はCore i9-7920X相当の製品がハイエンドだったらしい。ここまでだとLCC(Low Core Count:最大12コア)のダイでカバーできる。ところがRyzen Threadripperが16コア/32スレッドというお化けスペックを実現したため、急遽MCC(Middle Core Count:最大18コア)の製品を追加することになった。Corei i9-7940X~7980XEのスペックが全部空白になっているあたりがこれを物語っている。

 またCore i9-7920Xについては、急遽ハイエンドからミドルレンジに製品ポジションが変わってしまった関係で、スペックが一旦白紙に戻った模様だ。

 Core-Xファミリーと組み合わされるチップセットがX299である。資料を見るとDDR4が4ch、PCI Expressが最大44レーンとあるが、これはCore i7-7900X以上の場合にのみフルサポートで、特にKaby Lakeコアを利用した場合はDDR4は2ch、PCI Expressは16レーンに限られることになる。

Core-XとX299チップセットの関係。もともとBasin FallsはKaby Lake PCHを使うという話になっており、スペック的にはほぼZ270と一緒で、ただCore-Xシリーズをサポートすることが目立った違いになっている

 ところで、ここで再びXeon Scaalableファミリーの話に戻るのだが、今回ハイエンドにあたる18コア製品のダイ写真が公開された。

Core i9-7980XEのダイマップ。この画像のおかげで、MCCが最大18コアであることが確認された

 このダイのレイアウトを抜き出して分析してみたのが下の画像である。そもそもコアのサイズ(縦横比)が従来と異なっているのがわかると思う。

おそらく左上がPCI Expressではないかと思われる。DDR4 I/Fとコア間のロジックが、2つのRing BusをつなぐShared Unitと思われる

 実はCore-X(=Xeon Scalable)では、2次キャッシュ(インテル用語ではMLC:Middle Level Cache)と3次キャッシュ(同LLC:Last Level Cache)の構成が大きく変更になった。

  • 2次キャッシュは、これまでのコアあたり256KBからコアあたり1MBに増量
  • 3次キャッシュは、これまでのコアあたり2.5MBから、コアあたり1.375MBに減量
  • 3次キャッシュがNon-Inclusive(事実上のExclusive)構成になった

 コアあたりで言うと、これまで2.75MBのキャッシュが利用可能(ただしInclusiveなので実質2MB)だったのが、今度からコアあたり2.375MBということになり、若干利用できるキャッシュ量が増えている。

 またレイテンシーの少ない2次キャッシュが4倍に増量されたことで、大量データを扱うようなケースを除くとおそらく性能の改善につながる。

Non-InclusiveとExclusiveは必ずしもイコールではない(例えばデータはExclusiveだがタグはInclusiveなど派生型が考えられる)のだが、今回に関しては事実上のExclusive構成と考えていい

 問題はXeon Scalableがまさしく大量のデータを扱うようなワークロードに向けた製品なことで、これは理屈に合わない。このあたりはまだ筆者も完全に理解しきれていないので、今後もう少しインテルから資料が出てきたら、改めて解説することにしたい。

 話を戻すと、Core-X向けのSkylake-SPコアは、14nm+を利用し、しかも2次/3次キャッシュの構成変更で若干の性能上乗せが期待できる。

 Ryzen Threadripper向けに「できることは全部やりました」という感じで、Athlon 64の発表に向けてPentium 4でハイパースレッディングを有効にしたり、DDR-400をサポートしたりした故事を思い出す。

 ちなみにそのCore-Xの製品投入時期であるが、Kaby Lake-Xベースのものはわりとすぐ、Skylake-SPのLCCのものもやはり比較的早期に投入されるだろう。ただ本命のSkylake-SP(MCC)のものはやや遅れるようで、ヘタをすると8月くらいになりそうだ。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン