このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第335回

スーパーコンピューターの系譜 CRAYのやや下の市場を狙ったConvex

2015年12月21日 11時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

47万5000ドルと安価な
Convex C2シリーズ

 さて、このC1をもう少し高速化したのが次のC2である。当初はCXS(Convex Extended SuperComputer Architecture)という呼び方がなされ、製品名もC1 XLだったが、どこかのタイミングでわかりやすいC2に切り替わったようだ。

 このC2ではいくつかの改良がなされている。まずは4コアの密結合プロセッサー構成としたことだ。

 このあたりはCRAY X-MPと似ているが、通信レジスターを1024個用意したり、メモリー間帯域を200MB/秒まで広げるなど、性能を落とさない工夫をしている。

C2の概略。メモリーI/F用に5ポートのCrossbarが用意され、ここに4つのプロセッサーとI/O Subsystemが接続する。ちなみにPBUSというのはPeripheral Busの略で、実体はVMEである

 加えてプロセッサーそのものの高速化も行なわれた。C1とC2は基本的なアーキテクチャーには一切変更がない。物理メモリーを2GBまでサポートする程度であるが、製造技術はCMOSとECLのハイブリッドとなっている。

 論文によれば、スカラーユニットは合計100KゲートのECLで製造されたが、これは富士通が提供する3000/4500/10000ゲートのECLゲートアレイで構成された。

 またベクトルユニットは、20000ゲートのCMOSゲートアレイと4000/4500ゲートのECLゲートアレイのハイブリッドだ。

 システム全体としての動作周波数は25MHzであるが、主要な回路部分は50MHz動作となっている。下の画像が当時のプロセッサーボードであるが、ECLのゲートアレイが整然と並んでいるのがわかる。

1つのC2プロセッサーコアは5枚のカードで構成されていたそうで、これはそのうちの1枚と思われる

 一方下の画像がメモリー用のクロスバースイッチ(とおそらくはメモリーモジュール)で、こちらはECLベースだそうだ。

2階建て構造で、おそらく底面側がクロスバースイッチ、上に載っているのがDRAMモジュールと思われる

 C2シリーズは1998年にリリースされるが、さまざまな構成と動作周波数をサポートした。カタログによればC2世代では以下の6モデルがラインナップされている。

C2世代のラインナップ
モデル名 CPU数 動作周波数 性能
C201 1 18MHz 36MFLOPS
C202 2 18MHz 72MFLOPS
C210 1 25MHz 50MFLOPS
C220 2 25MHz 100MFLOPS
C230 3 25MHz 150MFLOPS
C240 4 25MHz 200MFLOPS

 ちなみにこのConvex C2シリーズはお安かった。下の画像はCOMPUTERWORLDの1986年12月号に掲載された新製品紹介の抜粋だが、この当時の予想価格ではプロセッサー1つのもので47万5000ドル、4プロセッサーの最上位構成での135万ドル程度を想定していた。

Convex C2シリーズの製品紹介記事。当時はまだC1 XLとC1 XP(XP1)という2種類の製品を出す予定だったらしい

 あるいは実際の価格を調べてみると、computermuseumのページによれば、ロンドン大学バークベック校が1992年にC220を導入したときの価格がおよそ140万ドルだったそうである。

 冒頭に紹介した、SCDに納入されたCRAY X-MP/48と単純に比較は難しいが、仮にC240の価格がC220の倍だとすると280万ドルほどなので、Convex C240の価格はおおむね5分の1となる。

 一方性能はCRAY X-MPのプロセッサー1台の理論性能が210MFLOPSほどなので、Convexの方は4分の1となる。

 つまり価格/性能比で言えばConvexの方が20%ほどCRAYを上回っている。このあたりは同社の目的がきちんと達成された形になる。

→次のページヘ続く (ガリウム砒素を採用したConvex C3

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン