ロードマップでわかる!当世プロセッサー事情 第888回
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策
2026年08月10日 12時00分更新
連載885回の記事の中で、NVIDIAのRubin Ultraの開発中止に触れた。連載885回はTSMCのTechnology Symposiumがメインだったので深くは触れなかったのだが、ちょうどVLSIシンポジウムのSCT8(Short Course Technology 8)でNVIDIAのBenjamin G. Lee博士(NVIDIA Resrarch)による"Enabling Advanced Optical Interconnects for AI Computing using Silicon Photonics"という講演があり、この中に当該の話に絡む話題が細かく出てきたので、講演の中身と一緒にNVIDIAの戦略方針について説明したい。
CoWoS-Lの製造限界が招いたRubin Ultraの幻影と
急造されたVera Rubin NVL576の無理筋
連載873回で説明したが、NVIDIAのラックソリューションが大きく変更になったことが2026年3月のGTCで明らかにされた。
| GTC以前のプラットフォームとラックの関係 | ||||||
|---|---|---|---|---|---|---|
| NVL72 | Blackwell×72・Oberon Rack | |||||
| NVL576 | Rubin Ultra×288・Kyber Rack | |||||
GTC以前で言えば上表にある2つのソリューションだったのが、GTCでは以下に変わっている。
| GTC時点でのプラットフォームとラックの関係 | ||||||
|---|---|---|---|---|---|---|
| NVL72 | Blackwell×72・Oberon Rack | |||||
| NVL72(V2) | Rubin×72・Oberon Rack | |||||
| NVL576 | NVL72(V2)×8 | |||||
| NVL144 | Rubin×144・Kyber Rack | |||||
| NVL1152 | NVL144×8 | |||||
それでもまだこの時点ではRubin Ultraはラインナップに名前が一応残っていた。ところが今年6月のCOMPUTEXで行なわれた基調講演の際のスライドが下の画像だ。ついにRubin Ultraそのものがラインナップから消えてしまった。実際基調講演でも、一度もRubin Ultraへの言及がなかった。
なにがあったのか? 複数の筋からの情報であるが、一応製造したものの動作しなかったとされる。理由はCoWoS-Lにある。Rubin Ultraは4 GPU Die+8 HBM4Eという強烈なもので、TSMCはこれを2027年に提供開始予定とされた9.5-reticleのCoWoS-Lでサポートする予定だった。
Rubin Ultra向けのCoWoS-Lの配線層は180層のものだったのだが、実際に製造したところインターポーザーに複数方向の歪曲が出てしまい、ダイと配線が剥離したりインターポーザー内の配線も剥離したりするなどの理由でそもそも動かないという状況に陥ったそうだ。
2026年初頭に最初のプロトタイプが動かないことを確認して、そこからNVIDIAとTSMCは設計の見直しや製造のやり直しをしたのだが、3月の時点では作り直しが成功するかどうか不明だった。それもあって3月のGTCでは一応ロードマップに残っていたらしいのだが、その後のプロトタイプ第2弾もやはり動作しなかったそうで、これもあってNVIDIAは現在オリジナルのRubin Ultraそのものを開発中止。現在は、下で説明する構成をRubin Ultraと称する方向にシフトしているようである。
ちなみにこの歪曲を抑えようとすると、曲げに強い材料(例えばガラスクロスなど)を挟み込む必要があるが、こうなるとCoWoS-LではなくCoPoSの方になってしまうため、少なくともCoWoSベースでの構築は難しいと見られている。
おそらくだが、GTCでいきなりNVL72×8のNVL576ソリューションが出てきたのは、オリジナルのRubin Ultraの製造が極めて困難であるという前提で、既存のVera RubinでNVL576を実現するためにどうするか? という問題に対しての苦肉の策だったのではないかと思われる。
NVL72は本来Blackwell+Oberon Rackの構成で、Vera RubinではKyber RackベースのNVL144に切り替わる予定だったのが、急遽Vera Rubin+Oberon RackベースのNVL72(V2)が出現、これを8つつないでNVL576を実現しよう、というわけだ。
そのOberon Rackの内部構造が下の画像だ。中央に9枚のSwitch Trayが入り、その上下に合計18枚のCompute Trayが装着される形だが、注目は一番右の図である。
"NVLink spine"というのは要するにNVSwitchとVera Rubinを直接接続するNVLinkの接続で、これは基本銅ケーブルでの接続であるが、それが4つのNVLink Spineというユニットでまかなえる仕組みになっているのがわかる。
Kyber Rackの場合はスイッチと配線が一体化した巨大なボードになっているが、Oberonは配線+コネクターだけを一体化した構造になっており、これによってシャーシの裏や外部などに配線を引っ張り出さずに、少なくとも72枚のGPUと18個のスイッチが相互接続できるようになっている。
このことを念頭に、Vera RubinベースのNVL576のプロトタイプの写真(下の画像)を見てもらうと、いかに無理があるかがわかる。
ついにNVLinkも公式に2-Layerの構造になった。この写真は5月16日のNVIDIA Technical Blogでも示されている
まず各GPUは、従来同様NVSwitchにNVLink Spine(写真で言えば白いケーブルが這い回っているあたり)経由で接続される。これがNVLinkのL1に相当する部分だ。そのNVLink SpineのちょうどSwitch Trayの背面に位置するところから、黄色いケーブルが大量に出ている。これがL2に相当するもので、光ケーブルで構成される。
それぞれのTrayからは16本(スイッチあたり8本)の光ケーブルが出ているように見える。その黄色いケーブルは8本のラックの右に設けられたラックに集約されているように見える。もっともこのケーブルに何本の光ファイバーが通っているのか? というのはまた別の話なので、これだけではリンク数はわからないのだが。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 - この連載の一覧へ













